Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej

1 2006

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Sortuj według:

Ogranicz wyniki do:

Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS

Szcześniak W., Włodarczyk Ł., Szcześniak P., Piechówka M.

Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej

2006

Nr 22

161-170

Szeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd tek, brakuje analitycznych algorytmów gwarantujących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznyini algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane dla wybranego zbioru przykładów testowych. Przedstawione porównanie dotyczy również czasów obliczeń dla wybranych algorytmów szeregowania zadań.

Task scheduling applied to reduction of power dissipated in digital CMOS circuits leads to a NP hard problem. Hence, there are no exist analytical algorithms which guarantee a optimal solution in an acceptable computational time. This paper presents a comparison of quality of solutions obtained for a chosen set of benchmarks with different task scheduling heuristic algorithms applied at the stage of high level synthesis of digital CMOS circuits. The presented comparison contains also calculation times for the implemented task scheduling algorithms.