Wyniki wyszukiwania - BazTech

1

Synteza wysokiego poziomu dla układów FPGA z wykorzystaniem metody partycjonowania grafów

Cieszewski R., Późniak K., Romaniuk R.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2018

|

nr 4

80--85

PL

Układy FPGA mogą osiągnąć znacznie większą wydajność obliczeniową niż rozwiązanie programowe, wykorzystując większy poziom równoległości, w szczególności dla algorytmów drobnoziarnistych (fine grain). Osiągane jest to przez rekonfigurowalną wewnętrzną sieć połączeń układu FPGA oraz dużą liczbę specjalizowanych bloków sprzętowych. Tworzenie równoległych programów realizowanych w FPGA wprost w języku HDL jest trudne i czasochłonne. Rozwój technologii FPGA w ostatnich dziesięcioleciach i obserwowany stały wzrost wymagań dla ich zastosowań stały się przyczynkiem do rozwoju narzędzi opisu funkcjonalnego z wykorzystaniem wyższych poziomów abstrakcji. Korzystanie z wyższego poziomu abstrakcji opisu oraz kompilatora wysokiego poziomu mogą ten czas znacznie zmniejszyć. Typowe kompilatory tego rodzaju interpretują algorytmiczny opis funkcjonalny w języku wysokiego poziomu (HLL) i tłumaczą go na język opisu sprzętu (HDL). W artykule przedstawiono alternatywne, autorskie rozwiązanie kompilatora syntezy wysokiego poziomu (HLS) zrealizowane w języku Python. Kompilator, na podstawie funkcjonalnego opisu wysokiego poziomu w języku Pyton, generuje konfigurację, umożliwiającą utworzenie w trakcie procesu syntezy zadanej struktury w układzie FPGA. W artykule opisano metody projektowania, narzędzia oraz implementację opracowanego kompilatora Python-VHDL wraz z przykładami jego użycia.

EN

FPGAs can achieve significantly greater computational efficiency than a software solution using a higher level of parallelism, especially for fine grain algorithms. This is achieved through a reconfigurable internal network of FPGA connections and a large number of specialized hardware blocks. The creation process of parallel programs implemented in FPGA in pure HDL language is difficult and time-consuming. The development of FPGA technology in recent decades and the observed constant increase in requirements for their applications have become a contribution to the development of functional description tools using higher levels of abstraction. Using a higher level of description abstraction and high level compiler this time can be significantly reduced. Typical compilers of this kind interpret the algorithmic functional description in a high-level language (HLL) and translate it into the language of hardware description (HDL). The article presents an alternative, proprietary solution of a high-level synthesis compiler (HLS) implemented in Python. The compiler, based on Python's high-level functional description, generates a configuration that allows the creation of a given structure in the FPGA system during the synthesis process. The article describes the design methods, tools and implementation of the developed Python-VHDL compiler with examples of its use.

2

Modelowanie i implementacja układu sekwencera sygnałów ładunkowych z detektora GEM dla szybkiego systemu diagnostyki gorącej plazmy tokamakowej

Kolasiński P., Późniak K., Czarski T., Chernyshova M., Gąska M., Linczuk P., Kasprowicz G., Krawczyk R., Wojeński A., Zabołotny W.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2018

|

nr 4

86--91

PL

Przedstawiono autorską koncepcję architektury sekwencjonowania danych pomiarowych o dużej częstości, odbieranych z wielokanałowych układów detekcyjnych w czasie rzeczywistym. Na wstępie omówiono genezę pracy w odniesieniu do rozwoju rozwiązań systemów pomiarowych z równoległym przetwarzaniem danych. Wskazano na najważniejsze korzyści wynikające z zastosowania układu sekwencera. Przeprowadzono dyskusję proponowanej architektury oraz omówiono realizację modelu w języku Matlab w celu doboru parametrów użytkowych implementowanych rozwiązań. Przedstawiono implementację architektury układu sekwencera w systemie diagnostyki gorącej plazmy w tokamaku WEST.

EN

This paper describes developed architecture of the sequencer dedicated for high rate measurement data collected from multiple channels in real time. Introduction presents a brief description and genesis of the project and its achievements in relation to presently existing and used measurements system where parallel data processing is crucial. Authors point out advantages of the developed architecture. Additionally is discussed model of the architecture realized in MATLAB environment in order to select most optimal parameters adjusted to specific processes. Last sections presents implementation of the sequencer architecture in plasma diagnostics measurement system for WEST tokamak.

3

Development of the digital image data acquisition system for astronomical applications

Kwiatkowski M., Kasprowicz G., Późniak K., Romaniuk R., Wrochna G.

Electronics and Telecommunications Quarterly

|

2008

|

Vol. 54, No 3

253-274

EN

The paper describes a piece of a development process for a new generation of high performance, remote control, CCD camera system designed for astronomical applications. A completely new image acquisition system residing on a highly integrated PCBs was designed, manufactured, tested and commissioned. The design process lead through largely redundant PCB design and tests with implemented such features like NIOS, CCD emulator, and a number of open source software. The CCD sensor was positioned in a different way than previously, resulting in better performance of the astronomical video data acquisition system. The Software solutions for the camera and its remote control, as well as image data acquisition are based only on the open source platform. The camera supports both API V4L2 driver and INDI protocol. It will be replicated in 20 pieces and is designed for continuous on-line, wide angle observations of the sky in the Pi-of-the-Sky experiment. The full system, largely reduced in redundant functionalities, thus, with increased reliability, is now under production stage and will be soon implemented in real work conditions.camera was built using a low-noise, 4Mpixel CCD circuit by STA. The electronic circuit of the camera is highly parameterized and reconfigurable, as well as modular in comparison with the solution of first generation, due to application of open software solutions and FPGA circuit. New algorithms were implemented into the FPGA chip. There were used the speed USB2.0 interface, dedicated image processor, GigEth interface, SDRAM and FLASH memories, ARM926EJ-S ARM processor. Software solutions for the camera and its remote control, as well as image data acquisition are based only on the open source platform. The camera supports both API V4L2 driver and INDI protocol. It will be replicated in 20 pieces and is designed for continuous on-line, wide angle observations of the sky in the Pi-of-the-Sky experiment. The full system, largely reduced in redundant functionalities, thus, with increased reliability, is now under production stage and will be soon implemented in real work conditions.

4

Udział Politechniki Warszawskiej w programie CARE

Romaniuk R. S., Późniak K., Czarski T.

Elektronika : konstrukcje, technologie, zastosowania

|

2005

|

Vol. 46, nr 2-3

75-75

5

Bazodanowy i interaktywny system monitoringu elektronicznego trygera mionowego RPC w eksperymencie CMS

Wiącek D., Kudła I., Późniak K., Buńkowski K., Romaniuk R.

Elektronika : konstrukcje, technologie, zastosowania

|

2005

|

Vol. 46, nr 1

36-40

PL

Podstawowym celem systemu monitoringu trygera mionowego RPC do eksperymentu CMS jest wizualizacja danych odzwierciedlających budowę strukturalną elektronicznego systemu, proces jego przetwarzania oraz automatyczne generowanie plików z kodem VHDL wykorzystywanych do programowania matryc FPGA. System w swojej ostatecznej wersji ma umożliwić diagnostykę stanu poszczególnych elementów elektroniki trygera oraz rejestrację historii działania urządzeń wchodzących w jego skład, a także prezentowanie uzyskanych wyników w interaktywnej warstwie prezentacji. W artykule przedstawiono koncepcję oraz realizację zarówno w warstwie programistycznej, jaki bazodanowej systemu monitoringu. Opisano budowę oraz architekturę systemu, a także zasadę jego działania.

EN

The main task of the RPC (Resistive Plate Chamber) Muon Trigger monitoring system design for the CMS (Compact Muon Solenoid) experiment (at LHC in CERN Geneva) is the visualization of data that includes the structure of electronic trigger system (e.g. geometry and imagery), the way of its processes and to generate automatically files with VHDL source code used for programming of the FPGA matrix. In the near future, the system will enable the analysis s of condition, operation and efficiency of individual muon trigger elements, registration of information about some muon trigger devices and present previously obtained results in interactive presentation layer. A broad variety ot different database and programming concepts for design of muon trigger monitoring system was presented in this article.

6

Gminny system telemetryczny

Romaniuk R., Późniak K.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2002

|

nr 6

393-397

PL

Przedstawiono fragmenty budowanych światłowodowych systemów telemetrycznych badawczych i praktycznych dla gmin Zielonka i Piaseczno. Sieć telemetryczna składa się ze stacji pomiarowych i serwerów internetowych. Standaryzowane stacje pomiarowe współpracują ze specjalizowanymi czujnikami i aktuatorami. Zadaniem sieci jest akwizycja danych pomiarowych, przetwarzanie, przechowywanie, wizualizacja i współpraca z systemem wykonawczym i decyzyjnym np. gminy.

EN

The paper presents some pieces of optoelectronic, telemetric systems build for research and practical purposes for Local Communities in Zielonka and Piaseczno near Warsaw. Such a telemetric network consists of measuring stations and Internet telemetric servers. Standardized measuring stations work with specialized sensors and actuators. The aim of the network is measurement data acquisition, processing, data gathering, visualization and cooperation with performing and decision-making systems of the local community.

7

Veto detektor dla eksperymentu ZEUS

Adamus M., Kudła I., Późniak K., Szwed R.

Kwartalnik Elektroniki i Telekomunikacji

|

2002

|

Vol. 48, z. 2

397-410

PL

W artykule zamieszczono opis systemu elektronicznego detektora Veto Wall, zadaniem którego jest wykrywanie tła w oparciu o szybką analizę topologiczno-czasową zderzeń wysokoenergetycznych protonów z gazem resztkowym i ściankami rury akceleratora HERA. Dokonano analizy funkcjonalnej poszczególnych części toru przetwarzania oraz przedstawiono charakterystyki przejściowe poszczególnych bloków w oparciu o badania statystyczne.

EN

Detailed description of an electronic system for Veto Wali detector is included. The aim of the system is background radiation detection. The detection process bases on time - topology analysis of collisions between high energy protons with residual gas and the walls of the HERA asccelerator pipe. Functional analysis of particular parts of processing channel was performed. The statistical results were presented as throughput characteristics of these bloks.

8

Elektronika dla Fizyki Wysokich Energii

Dąbrowski W., Późniak K., Romaniuk R.

Kwartalnik Elektroniki i Telekomunikacji

|

2002

|

Vol. 48, z. 2

213-232

PL

W pracy przeprowadzono dyskusję nad obiektywnymi uwarunkowaniami związanymi z charakterem i wymaganiami eksperymentów FWE, a także wynikającymi stąd konsekwencjami dotyczącymi wymagań stawianych aparaturze elektronicznej i jej strukturze. Zamieszczono systemową charakterystykę systemów elektronicznych stosowanych w eksperymentach FWE (elektronika detektorowa, wyzwalania, naboru danych, nadzoru) oraz zaprezentowano metody służące do projektowania, budowy, diagnostyki i monitoringu opisywanych systemów.

EN

Objective conditions for electronics design and requirements imposed on the electronics systems in the light of specific structure and character of HEP experiments have been discussed. General structure of electronics has been characterized. The following areas of electronics have been distinguished: detector systems, trigger, data acquisition, supervision systems. Design methods for such big electronic systems have been presented, illustrated with some engineering hints. Diagnostics and monitoring sub-systems have been overviewed too.

9

Diagnostyka i monitorowanie Trygera Mionowego RPC w eksperymencie CMS

Buńkowski K., Kudła I., Nakielski T., Pietrusiński M., Późniak K., Romaniuk R., Wrochna G., Zabołotny W.

Kwartalnik Elektroniki i Telekomunikacji

|

2002

|

Vol. 48, z. 2

325-336

PL

W pracy opisano koncepcję diagnostyki i kalibracji systemu Trygera Mionowego RPC opartą na ciągłym monitoringu pracy poszczególnych bloków toru elektronicznego i dedykowanych testach. Zaprezentowano zasadę działania standaryzowanych elementów diagnostycznych zrealizowanych w sposób algorytmiczny i sparametryzowany w języku VHDL. Przedstawiono wyniki implementacji w układach programowalnych ALTERA.

EN

Diagnostics and calibration circuits for RPC Muon Trigger were described. Diagnostics bases on continuous monitoring of particular blocks of electronic signal processing and transmission channel and performing periodically dedicated tests. Standardized diagnostic devices were introduced. The devices were realized in an algorithmic and parametric way using VHDL language. The solutions were realized in ALTERA programmable matrices.

10

Diagnostyka detektora Veto Wall jako przykład metody Elementarnych Bloków Funkcjonalnych

Adamus M., Późniak K.

Kwartalnik Elektroniki i Telekomunikacji

|

2002

|

Vol. 48, z. 2

449-467

PL

W pracy zawarto kompleksowy opis warstwy diagnostycznej systemu elektronicznego detektora Veto Wall opracowany w oparciu o model Elementarnego Bloku Funkcjonalnego. Przedstawiono strukturę i własności modelu oraz metodę projektowania. Zawarto również dyskusję charakterystycznych własności systemu elektronicznego Veto Wall i dokonano porównania otrzymanego projektu modelowego z istniejącym systemem.

EN

Full description of diagnostic system for Veto Wall detector bases on a new Elementary Functional Unit (EBF) model was presented. The design rules, structure and properties of the model were debated. The new suggested EFB model was compared with the existing one. Conclusions show the superiority of EFB model in terms of design time, costs, quality and reliability.