Wyniki wyszukiwania - BazTech

1

Grajek T., Karwowski D., Klimaszewski K., Konieczny J., Kurc M., Łuczak A., Ratajczak R., Siast J., Stankiewicz O., Stankowski J., Wegner K.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2013

|

nr 2-3

81--83

PL

W tym artykule prezentujemy oryginalną technologię kompresji, która została zaprojektowana i opracowana na Politechnice Poznańskiej w odpowiedzi na zaproszenia do składania wniosków MPEG Technologia Kodowania Wideo 3D. W niezależnych testach wniosek został oceniony jako jeden z najlepszych. Baza jest kodowana w HEVC podczas gdy mapy są zakodowane wykorzystując różne zwolnienia, które są podobne do poszczególnych widoków i map głębi. Nawet 2 widoki z boku i 3 głębokości mapy mogą być kodowane w całkowitej wartości bitowej, co zazwyczaj nie przekracza 50% prędkości transmisji danych potrzebnych do jednego widoku.

EN

In this paper, we present the original compression technology that was designed and developed at Poznań University of Technology in response to MPEG Call for Proposals on 3D Video Coding Technology. In the independent tests, this proposal was scored as one of the best performing ones. A base view is coded in the HEVC syntax while the side views and the depth maps are very efficiently coded exploiting various redundancies that are related to similarities between individual views and depth maps. Even 2 side views and 3 depth maps can be coded at the total bitrate that usually does not exceed 50% of the bitrate needed for a single view.

2

Network-on-Multi-Chip (NoMC) with Monitoring and Debugging Support

Łuczak A., Stępniewski M., Siast J., Domański M., Stankiewicz O., Kurc M., Konieczny J.

Journal of Telecommunications and Information Technology

|

2011

|

nr 3

81-86

EN

This paper summarizes recent research on network-on-multi-chip (NoMC) at Poznań University of Technology. The proposed network architecture supports hierarchical addressing and multicast transition mode. Such an approach provides new debugging functionality hardly attainable in classical hardware testing methodology. A multicast transmission also enables real-time packet monitoring. The introduced features of NoC network allow to elaborate a model of hardware video codec that utilizes distributed processing on many FPGAs. Final performance of the designed network was assessed using a model of AVC coder and multi-FPGA platforms. In such a system, the introduced multicast transmission mode yields overall gain of bandwidth up to 30%. Moreover, synthesis results show that the basic network components designed in Verilog language are suitable and easily synthesizable for FPGA devices.

3

Szeregowy interfejs komunikacyjny dla układów FPGA serii Virtex

Łuczak A., Kurc M., Siast J.

Pomiary Automatyka Kontrola

|

2010

|

R. 56, nr 7

749-751

PL

Artykuł przedstawia implementację sprzętową szeregowego interfejsu komunikacyjnego dla układów FPGA firmy Xilinx z serii Virtex. Rozwiązanie opiera się na wbudowanych w układy tej serii moduły SERDES i jest dedykowane dla zastosowań wymagających dużych przepływności. Interfejs charakteryzuje się skalowalnością, oraz możliwością pracy w osobnej domenie częstotliwościowej. Proponowane moduły zostały przetestowane w symulacjach, oraz w układzie sprzętowym.

EN

The paper presents hardware implementation of serial communication interface for Xilinx Virtex series programmable devices. The proposed solution is based on embedded SERDES modules of these devices and shows practical realisation of fast interface for multimedia purposes, where high bitrates are required. The interface is scalable and has ability to operate in a separate clock frequency domain, which allows flexible modification of its parameters according to the project requirements. The receiver and transmitter architecture is presented in paragraph 2. There is also described the way of dividing the transmitted data into transition flits, the method for ensuring synchronization and theoretical throughput of the developed link. The proposed modules were tested by simulations and hardware implementation (see paragraph 3). Tables 1 and 2 contain the synthesis results for different FPGAs. A new application model consisting of a video camera as a source of the transmitted signal and starter boards with Virtex FPGAs as processing devices is presented. The worked out interface is used for connecting boards. Its proper work is proved by visual observation of the transmitted and processed video data presented on LCD displays mounted on two system starter boards. The false rate level for the transmitted data was also computed. It is given in Table 3.

4

System detekcji i śledzenia piłkarzy w transmisjach widowisk sportowych w cyfrowym sygnale wizyjnym

Maćkowiak S., Kurc M., Konieczny J., Maćkowiak P.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 12

13-15

PL

W artykule przedstawiono nowatorski system segmentacji służący do detekcji i śledzenia piłkarzy w z dekompresowanym cyfrowym sygnale wizyjnym. System oparty jest na połączeniu technik opisu za pomocą deskryptora HOG (Histogram of Oriented Gradients) i liniowej maszyny wektorów nośnych SVM (Support Vector Machine) dla celów klasyfikacji. Pomimo, że w ostatnim czasie metody HOG były z powodzeniem wykorzystywane przede wszystkim do detekcji ruchu pieszych, wyniki eksperymentalne przedstawione w niniejszym artykule pokazują, że połączenie HOG i SVM wydaje się być obiecującą techniką lokalizowania oraz wydzielania graczy w transmitowanym sygnale wizyjnym. Proponowany system detekcji to kompleksowe rozwiązanie wykorzystujące kolor dominujący do segmentacji boiska piłkarskiego, algorytm modelowania 3D boiska oparty na transformacji Hough i dedykowany algorytm do śledzenia graczy. Ocena systemu została przeprowadzana przy użyciu testowych sekwencji telewizyjnych o rozdzielczościach SD (720×576) oraz HD (1280×720). Dodatkowo, skuteczność proponowanego systemu została przetestowana w różnych warunkach oświetlenia (włączając w to niejednolite oświetlenie i wielokrotne cienie graczy), a także zakładając zmienną pozycje kamery.

EN

In this paper a novel segmentation system for football player detection in broadcasted video is presented. The system is based on the combination of Histogram of Oriented Gradients (HOG) descriptors and linear Support Vector Machine (SVM) classification. Although recently HOG-based methods were successfully used for pedestrian detection, experimental results presented in this paper show that combination of HOG and SVM seems to be a promising technique for locating and segmenting players in broadcasted video. Proposed detection system is a complex solution incorporating a dominant color based segmentation technique of a football playfield, a 3D playfield modeling algorithm based on Hough transform and a dedicated algorithm for player tracking. Evaluation of the system is carried out using SD (720×576) and HD (1280×720) resolution test material. Additionally, performance of the proposed system is tested with different lighting conditions (including non-uniform pith lightning and multiple player shadows) and various camera positions.

5

Platforma przetwarzania rozproszonego bazująca na sieci NoC

Łuczak A., Kurc M., Stępniewska M., Wegner K.

Pomiary Automatyka Kontrola

|

2009

|

R. 55, nr 8

690-692

PL

W artykule zaprezentowano oryginalną platformę przetwarzania rozproszonego wykorzystującą sieć NoC (Network-on-Chip) jako infrastrukturę komunikacyjną. Proponowaną platformę zrealizowano wykorzystując układy FPGA jako elementy na których zaprogramowano interesujące projektanta bloki obliczeniowe. Pokazano cechy takiego systemu oraz zalety przetwarzania rozproszonego realizowanego na wielu niezależnych fizycznie układach ASIC czy FPGA.

EN

The paper presents an original dissipated processing platform based on Network on Chip as communicative infrastructure. In the introduction the need for using dissipated processing to increase computational power of video compression systems is shown. Features of the dissipated processing system and advantages of its implementing in many physically independent FPGA or ASIC are shown. Several consecutive logical structures of the proposed system, differing in flexibility and implementation efforts, are given. In the third section a novel version of Network on Chip used as a communicative layer in the proposed platform is described. The hierarchic structure of this network and implemented communication modules are described. The proposed platform was built basing on Field Programmable Gate Array (FPGA) as elements on which computational blocks were programmed. Schematic diagram of the proposed system is shown in Fig. 1. The complete platform composed of nine boards with Field Programmable Gate Array (FPGA) is presented in Fig. 5.