Wyniki wyszukiwania - BazTech

1

Upgraded low voltage analog Current-to-Voltage converter with negative feedback

Wojtyna R.

International Journal of Microelectronics and Computer Science

|

2017

|

Vol. 8, nr 2

80--84

EN

In this paper, an improved version of a current to voltage (C-V) converter is proposed. As compared to the previous version, the number of used transistors has been reduced by 1 and equals 7. The main results of this change are: an improvement of the circuit transfer function linearity, reduction the converter input resistance and decrease of the required supply voltage. Improvements in the considered converter results not only from the reduction of the number of the used transistors but also from the proposed realization of the feedback loop. In this way, it was possibly to get a strong loop gain. As a results, the achieved minimum supply voltage has been reduces from 2V, in case of the previous published converter version, to as low level as 1.2 V, in the case of the newly proposed solution. As for the linearity of the C-V transfer function, apart from its strong loop gain, an important role play also output transistors operating in a small drain to source region (linear region). Working in this region, one obtains a quasi linear voltage to current relationship. The theoretical and simulation results are in a good agreement and are promising.

2

Evolutionary Approach to Cope with Problems of Short-Time Signals

Majewski J., Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2017

|

Vol. 58, nr 4

26--29

EN

In this paper, questions oriented at improving frequency domain representation of a digital signal with a considerably restricted number of samples are discussed. The proposed approach is based on adaptive synthesis implemented by means of a proper evolutionary algorithm. As compared to previously proposed techniques, our method is much more effective. This takes place, for instance, when the analysis is performed in a complex number domain. In particular, for a given number of signal samples, precision of the obtained reached spectrum can be much higher than in the case of real-valued analysis. Alternatively, time of the complex-valued analysis can be much shorter, as well. A compromise between the precision and speed of the analysis operations is also possible. Results of the carried out simulations are satisfactory and fully confirm theoretical predictions.

PL

Praca dotyczy problemu poprawy efektów analizy w dziedzinie częstotliwości sygnałów cyfrowych przy użyciu niewielkiej liczby próbek sygnału. Zaproponowane rozwiązanie jest oparte na syntezie adaptacyjnej i wykorzystuje odpowiedni algorytm ewolucyjny. W porównaniu z wcześniej prezentowanymi metodami nasze rozwiązanie daje wyraźnie lepsze rezultaty. Dotyczy to zwłaszcza analizy z wykorzystaniem liczb zespolonych. Przykładowo dla danej liczby próbek, precyzja uzyskanego widma może by dużo większa niż w przypadku analizy z wykorzystaniem liczb rzeczywistych. Alternatywnie, analiza w dziedzinie liczb urojonych, zamiast liczb rzeczywistych, może także trwać znacznie krócej. Możliwy jest także kompromis, tj. poprawa zarówno precyzji, jak i szybkości analizy. Wyniki przeprowadzonych symulacji są zadawalające i w pełni potwierdzają przewidywania teoretyczne.

3

Versatile low-output-resistance low-voltage current-to-voltage analog converter

Wojtyna R.

International Journal of Microelectronics and Computer Science

|

2016

|

Vol. 7, nr 2

73--78

EN

The paper presents a simple low-voltage transresistor attractive for on-chip analog-signal-processing. The proposed circuit offers not only an almost rail-to-rail operation and quite good linearity of DC transfer characteristic but also reasonably low value of its output resistance. This enables a voltage mode operation even if the transresistor is loaded by a not necessarily very high loading resistance. The obtained result is due to adding to the transresistor-input-stage a simple rail-to-rail voltage follower. The presented solution is an original proposal of the author. Input stage of the transresistor is built of only 4 MOS transistors and creates a simple quasi-linear current-to-voltage convertor. Output stage of it is built of 9 MOS transistors, plays a role of a very precise atypical voltage follower. In respect of simplicity and headroom, the proposed follower is better than conventional OA-based voltage followers. Preliminary simulation results are in a good agreement with the theory presented.

4

Frequency-domain adaptive approach to problems with limited number of signal samples

Majewski J., Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2016

|

Vol. 57, nr 4

14--17

EN

The issue of improving methodology of creating frequency-domain picture of time-domain signals with a small number of samples is considered. The proposed method is a modification of the one published in [9]. Like in [9], our method is based on applying an evolutionary algorithm to signal analysis in frequency domain. This is unlike in classical methods, where discrete time signals are described using Discrete Fourier Transform (DFT). Our approach to the problem does not use the DFT and is based on an adaptive synthesis. In this way, we can more effectively cope with spectral leakage problems, caused by severe restriction of the sample numbers. The new element of the presented idea is application of complex-valued description instead of the real-valued one. As a result, the analysis can be more effective than that of [9]. Advantages of our approach are presented on examples.

PL

Przedmiotem rozważań jest kwestia poprawy metodologii tworzenia w dziedzinie częstotliwości obrazu sygnałów czasu dyskretnego z małą liczbą próbek. Proponowana metoda jest modyfikacją metody opublikowanej w pracy [9]. Podobnie jak w pracy [9], nasza metoda jest oparta na wykorzystaniu algorytmu ewolucyjnego do analizy sygnału w dziedzinie częstotliwości. Jest to inne rozwiązanie niż w metodach klasycznych, gdzie sygnały czasu dyskretnego są opisywane z wykorzystaniem Dyskretnej Transformaty Fouriera (DFT). Nasze podejście do problemu nie wykorzystuje transformaty DFT i jest oparte na syntezie adaptacyjnej. W ten sposób możemy skuteczniej radzić sobie z problemami wycieków spektralnych, powodowanych przez mocne ograniczenie liczby próbek. Nowym elementem proponowanego pomysłu jest opis problemu z użyciem liczb zespolonych zamiast liczb rzeczywistych. W rezultacie analiza może myć bardziej efektywna niż w pracy [9]. Zalety naszego podejścia są przedstawione na przykładach.

5

Power-saving voltage-to-current conversion with the use of CMOS differential amplifier

Wojtyna R.

International Journal of Microelectronics and Computer Science

|

2015

|

Vol. 6, nr 3

96--101

EN

Differential amplifiers are well known as input stage preamplifiers. This is because they exhibit the ability to reduce unwanted common-mode effects considerably. As a consequence, both noise and input signal of the amplifier can have low values. Proper operation of differential amplifiers is possible when implemented in chip form. For typical use of such CMOS amplifiers, input signals are delivered to differential-pair gate-terminals while tail terminal is used to ensure the required bias of the pair. The paper shows that the roles of gates and tail terminal can be changed. In other words, the tail current can be used as input signal while the gate ones as voltages controlling the amplifier gain. This enables to combine the achievable low noise with power efficient operation of the circuit. Necessary conditions for that are discussed in this paper. Suitability of atypically used differential amplifiers for voltage-to-current conversion is explained. Two examples of CMOS circuits implementing power economic conversion of this type are presented.

6

Evolution method aided by knowledge base to improve learning effects of some neural networks

Majewski J., Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2015

|

Vol. 56, nr 4

28-30

EN

In this paper, improvement of learning atypical networks (an increase of precision, speed and reliability), used to determine coefficients of functions describing hidden laws acting in a set of empirical data is presented. The learning concerns networks, which are based on rational functions. Proper expression of the used rational function is required. A new element of our approach to the problem is introducing to Differential Evolution (DE) technique some knowledge base, which improves this method. Proper rules are introduces to this base in the first stage of the learning process. In the second stage, these rules are used to eliminate incorrect learning effects. The observed learning improvements are evident when dealing with empirical data in the presence of noise.

PL

W pracy przedstawiono sposób na ulepszenie uczenia nietypowych sieci neuronowych (zwiększanie precyzji, prędkości i niezawodności), wykorzystywanych do wyznaczania współczynników funkcji opisujących ukryte prawa obowiązujące w zbiorze danych empirycznych. Uczenie dotyczy sieci, które bazują na funkcjach wymiernych. Wymagane jest odpowiednie wyrażenie użytej funkcji wymiernej. Nowym elementem w naszym podejściu to tego problemu jest wprowadzenie do techniki ewolucji różnicowej (DE) pewnej bazy wiedzy, która ulepsza tę metodę. W pierwszej fazie uczenia do bazy wprowadzane są odpowiednie reguły. W drugiej fazie reguły te są wykorzystywane do wyeliminowania nieprawidłowych efektów uczenia. Zaobserwowana poprawa wyników uczenia jest wyraźna w przypadku zaszumionych danych empirycznych.

7

Global-extreme-training of specific neural networks to find laws ruling empirical data

Majewski J., Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2014

|

Vol. 55, nr 4

37-40

EN

In this paper, the problem of efficient learning specific neural networks including reciprocal activation functions of the 1/(.) type is discussed. The considered networks can be used, when applying polynomial descriptions, to create symbolic models of unknown laws governing a given set of empirical data. Coefficients of the polynomials are determined in the process of learning the network. However, the learning procedure creates problems if the polynomial order increases. Then, the encountered training difficulties result mainly from a great number of local minima that appear. Training methods based on the popular Back Propagation algorithm are usually unreliable in such situations. In this paper, we propose to apply so called Differential Evolution technique to learn our networks. An example of training one network implementing a fifth order polynomial and the achieved learning results are presented.

PL

W pracy omawiany jest problem skutecznego uczenia sieci neuronowych szczególnego rodzaju, z funkcjami aktywacji o charakterze funkcji odwrotnej typu 1/(.). Rozpatrywane sieci mogą służyć, przy wykorzystaniu wielomianów, do tworzenia modeli symbolicznych nieznanych praw rządzących określonym zbiorem danych empirycznych. Współczynniki wielomianów są wyznaczane w procesie uczenia sieci. Procedura uczenia stwarza jednak problemy, gdy rząd wielomianu wzrasta. Występujące wtedy trudności z uczeniem wynikają głównie z dużej liczby pojawiających się ekstremów lokalnych. W takich sytuacjach popularna metoda wstecznej propagacji błędu zwykle zawodzi. W pracy zaproponowano użycie tzw. Techniki ewolucji różnicowej do uczenia naszych sieci. W artykule przedstawiono przykład uczenia sieci implementującej wielomian piątego rzędu oraz uzyskane wyniki uczenia.

8

Law discovery perceptrons and way of their learning

Majewski J, Wojtyna R.

Journal of Applied Computer Science

|

2013

|

Vol. 21, nr 1

71--87

EN

The problem of utilizing atypical neural networks to create a symbolic description of rules governing a set of empirical data is considered. We propose to use fractional–rational or polynomial functions as a versatile tool to describe the unknown empirical–data rules. Our aim is to transform basic forms of these functions to others, suitable for neural implementations, i.e. by means of special–type perceptrons capable of determining the function coefficients in a way of learning the perceptrons. We discuss the issue of effective learning such networks. Important elements in improving the learning efficiency are: a) performing some transformations of the fractional–rational or polynomial functions; b) introducing some additional parameters into them; c) realizing a complex–valued training. These steps enable to eliminate numerical operations on complex numbers from the learning procedure despite the fact that some parameters of the functions are complex–valued ones and are varied in the learning process. Moreover, the made steps lead to eliminating from the training process time consuming operations like using activation functions of the ln(.) and exp(.) type. The proposed approach has proved to be a successful way to increase the learning speed and improve its robustness. We show how the transformations and the additional parameters can be applied to modify one–dimensional fractional–rational as well as one–dimensional polynomial expressions. Perceptron schemes resulting from the obtained expressions are also presented. Furthermore, we discuss properties of the applied learning method and demonstrate the learning effects.

9

Perceptron with reciprocal activation functions to implement polynomial relationships

Majewski J., Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 5

14-16

EN

In this paper, a possibility of discovering laws governing empirical data whose interrelations can be expressed in a multidimensional polynomial form is considered. A novel atypical perceptron with reciprocal type activation functions is proposed. This perceptron implements the polynomial relation and enables determining the polynomial coefficients by training the perceptron. The perceptron is simple and attractive to model intricate problems with many parameters. Such a situation takes place, among others, in calibration some measurement Instruments. Superiority of our approach over other methods of the law discovery is that it can better coup with a great number of dimensions of the describing polynomial.

PL

W pracy omawiana jest możliwość wykrywania reguł rządzących danymi empirycznymi, których wewnętrzne związki można wyrazić w postaci wielomianu wielowymiarowego. Zaproponowano nietypowy, nowatorski perceptron z funkcjami aktywacji typu 1/x. Perceptron ten implementuje zależności typu wielomianowego i umożliwia wyznaczenie współczynników wielomianu przez uczenie perceptronu. Jest to prosty perceptron, atrakcyjny w modelowaniu złożonych problemów z wieloma parametrami. Z taką sytuacją mamy do czynienia, między innymi, przy kalibracji niektórych przyrządów pomiarowych. Wyższość naszego podejścia nad innymi metodami wykrywania tych reguł polega na tym, że pozwala ono lepiej radzić sobie z dużą liczbą wymiarów wielomianu opisującego zbiór danych empirycznych.

10

An influence of current-leakage in analog memory on training Kohonen neural network implemented on silicon

Długosz R., Talaśka T., Wojtyna R.

Przegląd Elektrotechniczny

|

2010

|

R. 86, nr 11a

146-150

EN

The paper presents how the current leakage encountered in capacitive analog memories affects the learning process of hardware implemented Kohonen neural networks (KNN). MOS transistor leakage currents, which strongly depend on temperature, increase the network quantization error. This effect can be minimized in several ways discussed in the paper. One of them relies on increasing holding time of the memory. The presented results include simulations in Matlab and HSpice environments, as well as measurements of a prototyped KNN realized in a 0.18žm CMOS process.

PL

W pracy pokazano jak prąd upływu występujący w analogowych komórkach pamięci wpływa na proces uczenia w sprzętowych realizacjach sieci neuronowych Kohonena (KNN). Prądy upływu w tranzystorze MOS, które mocno zależą od temperatury, zwiększają błąd kwantyzacji sieci. Efekt ten może być minimalizowany na różne sposoby, omówione w pracy. Jeden z nich polega na wydłużeniu czasu przechowywania informacji w komórkach pamięci. Przedstawione wyniki zawierają symulacje w środowiskach Matlab i Hspice, a także badania laboratoryjne prototypu sieci KNN, wykonanego w technologii CMOS 0.18žm.

11

Fast Determination of Similarity Between Two Vectors by Means of Analog CMOS Technique

Wojtyna R.

International Journal of Electronics and Telecommunications

|

2010

|

Vol. 56, No. 4

417-422

EN

In this paper, an analog approach to determining a resemblance between two multidimensional vectors is proposed. As the resemblance measure, Euclidean distance is used. The main advantage of the presented method is a very high speed of the Euclidean-distance-measure calculations. The achieved high speed results from the fact that most of arithmetic operations needed to realize the calculations are carried out in parallel. This concerns the required operations of squaring a difference of two corresponding components of the compared vectors. Operating in a transconductane mode (voltage difference squaring transconductors) and a current mode (output square-root extracting circuit), our CMOS circuit is power saving. Its low-power operation results from the fact that sub-circuits of our calculator responsible for the squaring operations (a great number of them in case of large multidimensional vectors) consume no power in the absence of input signals. This takes place when corresponding components of the compared vectors are both equal to zero. The circuit also consumes a reasonably low amount of energy when processing (comparing) a different from zero input data (corresponding vector components). A simplified description of the applied differential squaring transconductors as well as the output current-mode square-root extraction circuit is given and a problem of good cooperation between them is discussed and proper solutions indicated. SPICE simulation results are shown to be in a good agreement with the theory presented.

12

Neural networks suitable for law discovery tasks

Majewski J., Wojtyna R.

Image Processing & Communications

|

2010

|

Vol. 15, no 2

17-25

EN

In this paper, we discuss a possibility of using special-type neural networks to extract laws governing a given set of empirical numerical data. Our considerations are an expansion of the idea proposed in [2] and extended in [3, 4]. We propose several neural networks modeling various relations between these data. One group create networks modeling relations of a polynomial type, another networks dealing with reciprocal descriptions and yet another with fractional rational relationships. The latter case means relations described by a ratio of two polynomials. In the network connected with polynomial relations, ln(.) and exp(.) functions are used as the network activation functions, like in [3]. The difference between the proposed network and the one presented in [3] is that in our network the ln(.) function operates in a hidden layer, while in [3] it operates directly on input variables. The second proposed network, being an entirely new solution, concerns reciprocal descriptions and utilizes functions of a 1/(.) type to realize the activation tasks. Apart from the above mentioned networks, also some novel neural networks, suitable for problems described by ratio of two polynomials, are proposed. This extends the range of issues treated by our networks considerably because a lot of problems can be described in such a way. The achieved law extraction ability of all networks presented in this paper results from choosing proper network topologies and applying proper activation functions in proper places. The law discovery is carried out by learning the network and means obtaining information about parameters of the functions used to describe relations between the given numerical data. Theoretical descriptions as well as simulation results have been presented.

13

Analog signal processing suited for neural-network hardware implementation

Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 3

97-101

EN

In this paper, possibilities and restrictions of analog signal processing applied to neural networks are considered. Both current and voltage-mode techniques were considered. Each of them possesses advantages and disadvantages but the number of instances, where the current-mode approach is superior over the voltage-mode one is constantly increasing. The superiority concerns mainly Lower power consumption and higher speed of the signal processing. Both features are essential when implementing the processing within an AISIC integrated circuit (Application Specific Integrated Circuit). Several well suited for CMOS implementation circuit examples are presented. The main emphasis is placed on circuits that perform arithmetic operations in both current and transconductance modes. One of interesting conclusions resulting from our studies is that learning neural networks in an unsupervised way (without a teacher) is easier to implement in hardware than learning with a teacher, i.e. supervised learning. Apart from theoretical considerations, SPICE simulation results (0.35 μm CMOS) and layout of a prototyped Kohonen network (0.18 CMOS) has been shown.

PL

W pracy przedstawiono możliwości i ograniczenia użycia analogowego przetwarzania sygnałów w sieciach neuronowych. Rozpatrzono pracę zarówno w trybie prądowym, jak i napięciowym. Każdy z nich ma swoje zalety i wady, ale stale wzrasta liczba przypadków, w których tryb prądowy wykazuje wyższość nad napięciowym. Wyższość dotyczy głównie mniejszego poboru mocy i większej szybkości przetwarzania sygnałów. Obie cechy są istotne, gdy chodzi o sprzętową implementację takiego przetwarzania wewnątrz specjalizowanego układu scalonego typu ASIC. Przedstawiono kilka przekładów układów dobrze przystosowanych do implementacji w technologii CMOS. Główny nacisk położono na układy wykonujące operacje arytmetyczne, zarówno w trybie prądowym, jak i transkonduktancyjnym. Jednym z interesujących wniosków wypływających z wykonanych badań jest fakt, że uczenie sieci neuronowych w sposób nienadzorowany (bez nauczyciela) jest prostsze w realizacji sprzętowej niż uczenie z nauczycielem, tj. uczenie nadzorowane. Oprócz rozważań teoretycznych, pokazano wyniki symulacji wykonanych za pomocą programu SPICE dla technologii CMOS 0,35 μm oraz projekt topologiczny (layout) prototypowej sieci Kohonena zrealizowanej w technologii CMOS 0,18 μm.

14

Current-mode analog memory with extended storage time for hardware-implemented neural networks

Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 3

34-38

EN

In this paper, improved solution of an analog current-mode memory with prolonged holding time is presented. In typical analog memories, where the information is held as charge on a capacitor, there are difficulties with storing it for a long period of time. This is mainly due to leakage currents in MOS transistors playing a role of keys switching between sample and hold phases of the memory. To reduce this disadvantage, we propose to apply a positive feedback around the switch to provide the same potential to the switching MOS - transistor base as the potential across the holding capacitor. As a consequence, the current leakages have been decreased considerably and the memory storing time extended by several orders of magnitude compared to the same memory but without feedback. Power consumed by the memory is low when properly designed. Transistor size mismatching problem is also discussed and it turned out not to be critical in our case. The presented simulation results fully confirm theoretical predictions.

PL

W pracy przedstawiono ulepszone rozwiązanie pracującej w trybie prądowym pamięci analogowej z wydłużonym czasem przechowywania informacji. W typowych pamięciach analogowych, gdzie informacja jest trzymana w postaci ładunku na kondensatorze, występują trudności z jej przechowywaniem przez długi okres czasu. Wynika to głównie z prądów upływu w tranzystorze MOS, który pełni rolę klucza przełączającego między fazami zapisu i trzymania informacji w tej pamięci. Żeby zmniejszyć tę wadę zaproponowano użycie dodatniego sprzężenia zwrotnego wokół klucza po to, by podać na bazę tranzystora MOS taki sam potencjał jak potencjał przechowywany w kondensatorze. W rezultacie prąd upływu został znacznie zmniejszony, a czas przechowywania informacji wydłużony o kilka rzędów wielkości w porównaniu z taką samą pamięcią, ale bez sprzężenia zwrotnego. Przy odpowiednim zaprojektowaniu uzyskuje się mały pobór mocy przez pamięć. Omówiono także problem niedopasowania wymiarów tranzystorów i okazało się, że nie jest on krytyczny w naszym przypadku. Przedstawione wyniki symulacji w pełni potwierdzają przewidywania teoretyczne.

15

Some aspects of designing perceptron network to predict bladder-cancer patient-survival

Kolasa M., Wojtyna R., Jóźwicki W.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 4

80-84

EN

A problem of establishing an optimal number of neurons in a hidden layer of a perceptron network used to predict survival time of patients with bladder cancer has been discussed. Our considerations are important in postoperative treatments of this illness. The applied neural network is a three layer one with one hidden layer. Its designing and testing were performed in MATLAB environment. As the network teaching method, classical error back-propagation algorithm with a momentum factor was applied. For the assumed model of the problem, we have obtained a characteristic graph of the function describing false results of the survival predictions. We have utilized a representative training set and investigated the network for different number of neurons in the hidden layer. A distinct error minimum has been observed for 13 neurons in this layer. It is not out of the question that the character of the achieved curve is repeatable for different input/ output vectors and may be practicable for determining the number of neurons in networks dedicated to biological models.

PL

W pracy podjęto próbę wskazania metody doboru optymalnej liczby neuronów dla warstwy ukrytej sieci neuronowej, analizującej dane modelu przeżycia pooperacyjnego u pacjentów z rakiem pęcherza moczowego. Trójwarstwową sieć zaprojektowano w środowisku Matlab, z zastosowaniem modelu perceptronu wielowarstwowego. Jako metodę uczenia sieci zastosowano klasyczny algorytm uczenia metodą wstecznej propagacji błędu ze współczynnikiem momentum. Dla założonego modelu przewidywania przeżycia u chorych z rakiem pęcherza moczowego uzyskano charakterystyczny przebieg krzywej błędnych prognoz. W oparciu o stworzony zbiór uczący zbadano działanie sieci dla różnej liczby neuronów w warstwie ukrytej. Zaobserwowano wyraźne minimum błędu dla 13 neuronów w tej warstwie. Nie można wykluczyć, że przebieg krzywej ma charakter powtarzalny dla różnych wektorów wejścia/wyjścia i może być pomocny w typowaniu liczby neuronów w sieciach dedykowanych modelowi biologicznemu.

16

CMOS transconductance-mode analog circuit for fast determining Euclidean distance

Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 4

65-68

EN

The paper presents new idea of Euclidean distance determination in hardware. The concept is based on applying atypical analog circuits to perform the needed operations of squaring and square root extracting. The obtained in hardware Euclidean distance is in a current form while input vectors, whose similarity is assessed, are voltages. Hence, the whole circuit determining the Euclidean distance is a transconductance mode unit. Its ability for fast functioning results from the fact that the squaring operations are realized parallel to each other and all circuits operate without clock and synchronization. Squaring and square root extracting is carried out within a chip. CMOS circuits suitable for these tasks have been proposed and described in detail. SPICE simulation results are shown to be in a good agreement with the theory presented.

PL

Przedstawiono nowy pomysł na sprzętowe określanie odległości euklidesowej. Koncepcja oparta jest na wykorzystaniu nietypowych układów analogowych do wykonania potrzebnych operacji podnoszenia do kwadratu i pierwiastkowania. Uzyskana sprzętowo odległość euklidesowa jest w postaci prądu, podczas gdy wektory wejściowe, których podobieństwo jest szacowane, są napięciami. W efekcie cały układ wyznaczający odległość euklidesową jest urządzeniem transkonduktancyjnym. Jego zdolność do szybkiego funkcjonowania wynika z faktu, że operacje podnoszenia do kwadratu są wykonywane równolegle, a wszystkie układy pracują bez zegara i synchronizacji. Podnoszenie do kwadratu i pierwiastkowanie odbywa się wewnątrz układu scalonego. Zaproponowano odpowiednie do tych zadań układy CMOS i szczegółowo je opisano.

17

Optimum artificial neural network for classification purposes

Majewski J., Wojtyna R.

Image Processing & Communications

|

2006

|

Vol. 11, no 1

123-130

EN

Problems related to pattern classification by means of artificial neural networks (ANN's) are discussed. The considerations concern optimization of the ANN structure and establishing an optimum classification criterion. A new algorithm of optimum learning suitable for the ANN's is proposed. The term "optimum learning" has been clarified in the way of mathematical proof. A physical interpretation of the ANN weight coefficients and structure is also given. This interpretation allows us to simplify design process of such systems and can be useful to create new learning algorithms. Computer simulation results are presented. Application of the proposed networks to image pattern classification and image compression are suggested, as well.

18

High-precision voltage follower for hardware signal processing

Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2006

|

Vol. 47, nr 10

23-26

EN

An atypical voltage follower is presented, whose features make it attractive to be applied in VLSI analog signal processing circuits like, for instance, artificial neural networks (ANN's) or switched-capacitor filters (SC-filters). The follower main advantages are high acting precision and low power consumption. Another advantage is a very low input capacitance (about 2fF) and extremely high input resistance. Its drawback is a relatively narrow range of input voltage variations resulting from the follower simplicity and power economic operation. General idea, basic realization and latest version of the circuit are discussed in detail. Simulation results concerning the new 0.18 µm version are shown in this paper. Moreover, layout and microphotograph referring to a previous 0.8 µm version of the follower are presented. Prototypes of the new 0.18 µm circuit have just been fabricated and now are investigated experimentally.

PL

Prezentowany jest nietypowy wtórnik napięciowy, którego cechy czynią atrakcyjnym do zastosowania w scalonych układach analogowego przetwarzania sygnałów, np. w sztucznych sieciach neuronowych (ANN's) lub filtrach z przełączanymi kondensatorami (SC-filters). Głównymi zaletami tego wtórnika są duża precyzja pracy i mały pobór mocy oraz bardzo mała pojemność wejściowa (około 2 fF) i szczególnie duża rezystancja wejściowa. Jego wadą jest stosunkowo wąski przedział zmian napięcia wejściowego, wynikający z prostej budowy i energooszczędnej pracy wtórnika. Szczegółowo omawiana jest ogólna idea, podstawowa realizacja oraz najnowsza wersja tego układu. Pokazano wyniki symulacji dotyczące nowej wersji wykonanej w technologii 0,18 µm, projekt technologiczny (layout) i zdjęcie mikroskopowe poprzedniej wersji wtórnika wykonanej technologii 0,8 µm. Prototypy nowego układu wykonane w technologii 0,18 µm zostały właśnie wyprodukowane i obecnie są badane eksperymentalnie.

19

Transresistance CMOS neuron for adaptive neural networks implemented in hardware

Wojtyna R., Talaśka T.

Bulletin of the Polish Academy of Sciences. Technical Sciences

|

2006

|

Vol. 54, nr 4

443-448

EN

A simple analog circuit is presented which can play a neuron role in static-model-based neural networks implemented in the form of au integrated circuit. Operating in a transresistance mode it is suited to cooperate with transconductance synapses. As a result, its input signal is a current which is a sum of currents coming from the synapses. Summation of the currents is realized in a made at the neuron input. The circuit bas two outputs and provides a step function signal at one output and a linear function one at the other. Activation threshold of the step output can be conveniently controlled by means of a voltage. Having two outputs, the neuron is attractive to be used in networks taking advantage of fuzzy logic. It is built of only five MOS transistors, can operate with very law supply voltages, consumes a very law power when processing the input signals, and no power in the absence of input signals. Simulation as well as experimental results are shown to be in a good agreement with theoretical predictions. The presented results concern a 0.35 [mi]m CMOS process and a prototype fabricated in the framework of Europractice.

20

CMOS voltage buffer for extremely low supply operation

Wojtyna R.

Electron Technology

|

1999

|

Vol. 32, No. 3

288-292

EN

The paper presents a CMOS voltage follwer that can operate with extremaly low supply voltages. For its proper operation it suffices that the supply voltages is higher by a few percent than the sum of thresholdvoltages (absolute values) of the NMOS and PMOS transistors used. DC currents biasing the follower may also be very low power consumption. The follower consists of a transconductor and asimple, double-transistor CMOS inverter, know from digital electronics.In order to reduce output resistance of the follower, a negative feedback has been applied.Gain of it can be designed to be very close to unity and its transfer function exhibits a good linearity.Thecan be designed to be very close to unity and its transfer function exhibits a good linearity. The follower input and output voltages can be varied almost from rail to rail. Small signal analytical descriptionand stability considerations are presente. SPICE simulation result are show to be in a good agreement with the theoretical predictions.