The automated generation of hardware architectures is a powerful tool in the fully interconnected world. This work presents a new methodology based around Cartesian Genetic Programming for generating flexible hardware architectures. The solution is composed by an intelligent module developed in software which is responsible for the generation of the solution logic for the pretended architecture, and by a hardware module developed in Verilog-HDL, which converts the obtained solution logic into a hardware architecture in FPGA. Good results were reached and compared to other similar proposals found in the literature.
PL
W pracy przedstawiono nową metodologię opartą na Kartezjańskim Programie Genetycznym służącą do tworzenia elastycznych architektur sprzętowych. Rozwiązanie składa się z inteligentnego modułu opracowanego w oprogramowaniu odpowiedzialnym za generowanie logiki rozwiązania dla danej architektury oraz modułu sprzętowego opracowanego w Verilog-HDL, który przekształca otrzymany algorytm rozwiązania w architekturę sprzętową w układzie FPGA.
2
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
P2IP is a real-time image and video processing architecture featuring reconfigurable runtime capabilities, low latency and high performance. However, low energy consumption and battery life are crucial when targeting portable devices. In some applications, not all processing elements are in use representing a power leak that a Partial Reconfiguration (PR) strategy could mitigate. To assess its impact, three image processing algorithms have been deployed in a variant of this architecture implemented in an FPGA. Measurements show that use of PR leads to energy savings of up to 45%.
PL
P2IP jest metoda przetwarzania obrazu i video w czasie rzeczywistym z dobrą jakością i małym opóźnieniem. W celu zmniejszenia poboru mocy opracowano strategię Partial Reconfiuguration PR oraz opracowano architekturę wykorzystując FPGA.
3
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
The exponential growth in traffic data transmission rates is outpacing current technologies. To overcome these barriers, we propose to use the modified Richardson method, which offers a lower number of iterations and an optimal scalability condition for parallel architecture. Research indicates that the convergence provided by the channel hardening effect offers a good performance in Richardson detection. We then show a simulation of the proposed detector that allows the iteration methods to be set in systems with a large number of antennas.
PL
Metoda Richardsona został użyta do rozwiązania problemu wzrostu wielkości przesyłu danych. Metoda ta umożliwia użycie mniejszej liczby iteracji i optymalizację skalowalności w architekturze równoległej. Przedstawiono symulacje wykazującą że zaproponowana detekcja umożliwia iterację z dużą liczbą anten.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.