PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!

Znaleziono wyników: 12

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Refleksje w drugą rocznicę wyroku TSUE w sprawie C-512/10
Kuczyński A.
Przegląd Komunikacyjny
|
2015
|
Nr 11
26--31
PL
Artykuł opisuje praktyczne skutki wydania przez TSUE wyroku w sprawie Komisja przeciwko Polsce (C-512/10). Przedstawiono w nim dotychczasowe działania przewoźników kolejowych podjęte w celu odzyskania nadpłaconych opłat podstawowych za minimalny dostęp do infrastruktury kolejowej. Zidentyfikowano największy problem przewoźników w tym zakresie, to jest sposób ustalenia skali zawyżenia uiszczanych opłat. Przedstawiono oparte na wielu źródłach szczegółowe szacunki wartości roszczeń przysługujących poszczególnym przewoźnikom kolejowym. Poddano analizie skutki wydzielenia z PKP Cargo S.A. Windykacji Kolejowej sp. z o.o. oraz potencjalne skutki zaniechania dochodzenia roszczeń przez tę spółkę oraz poszczególnych przewoźników kolejowych. Szczególną uwagę poświęcono omówieniu ryzyka uznania działań PKP S.A. związanych z wydzieleniem z PKP Cargo S.A. Windykacji Kolejowej sp. z o.o. za pomoc publiczną niezgodną ze wspólnym rynkiem.
EN
The article describes practical results of CJEU judgement in the case Commission v. Poland (C-512/10). The article depicts actions of railway operators undertaken to redress overpaid charges for the minimum access package as far as access to railway infrastructure is concerned. The most serious problem in this area i.e. method of establishing scale of over-payment is identified. Detailed estimation of claims for particular railway operators based on many available sources is presented. Analysis of establishing Windykacja Kolejowa sp. z o.o. (Windykacja Kolejowa Ltd.) from PKP Cargo S.A. (PKP Cargo pic) is conducted as well as analysis of potential results of restraint of railway operators and Windykacja Kolejowa sp. z o.o. from suing for compensation. Particular attention is given to the risk of recognition of actions of PKP S.A. (Polish State Railways pic) connected with establishing Windykacja Kolejowa from PKP Cargo S.A. as granting aid incompatible with the internal market.
2
Content available New Aspects of Fault Diagnosis of Nonlinear Analog Circuits
Tadeusiewicz M., Hałgas S., Kuczyński A.
International Journal of Electronics and Telecommunications
|
2015
|
Vol. 61, No. 1
83-93
EN
The paper is focused on nonlinear analog circuits, with the special attention paid to circuits comprising bipolar and MOS transistors manufactured in micrometer and submicrometer technology. The problem of fault diagnosis of this class of circuits is discussed, including locating faulty elements and evaluating their parameters. The paper deals with multiple parametric fault diagnosis using the simulation after test approach as well as detection and location of single catastrophic faults, using the simulation before test approach. The discussed methods are based on diagnostic test, leading to a system of nonlinear algebraic type equations, which are not given in explicit analytical form. An important and new aspect of the fault diagnosis is finding multiple solutions of the test equation, i.e. several sets of the parameters values that meet the test. Another new problems in this area are global fault diagnosis of technological parameters in CMOS circuits fabricated in submicrometer technology and testing the circuits having multiple DC operating points. To solve these problems several methods have been recently developed, which employ different concepts and mathematical tools of nonlinear analysis. In this paper they are sketched and illustrated. All the discussed methods are based on the homotopy (continuation) idea. It is shown that various versions of homotopy and combinations of the homotopy with some other mathematical algorithms lead to very powerful tools for fault diagnosis of nonlinear analog circuits. To trace the homotopy path which allows finding multiple solutions, the simplicial method, the restart method, the theory of linear complementarity problem and Lemke’s algorithm are employed. For illustration four numerical examples are given.
3
Content available remote Optimization of the test conditions for fault detection in nonlinear analog circuits using supply current
Kuczyński A., Ossowski M.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 2a
267--269
EN
In this paper, selection of the optimum test conditions for catastrophic fault diagnosis of analog circuits containing MOS transistors is presented. The method of fault detection applies power supply current waveform IDD as an indicator of a device feature. The stimulate signal parameters and values of additional components are changed in optimization process to extend variation between the test signals for considered faults. An illustrative numerical example is presented.
PL
W pracy przedstawiono dobór warunków testu w metodzie wykrywania i lokalizacji uszkodzeń katastroficznych w układach analogowych zawierających tranzystory MOS. W zastosowanym algorytmie detekcji uszkodzeń informacje o właściwościach układu są zakodowane w przebiegu prądu źródła, zasilającego obwód w stanie nieustalonym. Parametry sygnału pobudzającego i wartości dodatkowych elementów są modyfikowane w procesie optymalizacyjnym tak, by powiększyc różnice między sygnałami testowymi odpowiadającymi rozważanym uszkodzeniom. Działanie algorytmu zilustrowano na praktycznym przykładzie.
4
Content available remote Rozpoznawanie uszkodzeń katastroficznych i parametrycznych występujących jednocześnie, w nieliniowych układach analogowych
Kuczyński A.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
164-166
PL
W artykule omówiono zasady działania opracowanego algorytmu łączącego możliwości rozpoznawania występujących jednocześnie uszkodzeń katastroficznych i parametrycznych w nieliniowych, analogowych układach elektronicznych. W wyniku wstępnego przetworzenia sygnałów testowych, otrzymanych na drodze pomiaru układów zawierających założone uszkodzenia, tworzone są sygnały uczące jednokierunkową sieć neuronową aproksymującą cechy układu. W treści zamieszczono przykłady ilustrujące działanie prezentowanej metody.
EN
This paper provides an algorithm that allows simultaneous catastrophic and parametric faults recognition in nonlinear analog circuits. First we establish dictionary containing signals measured at the chosen outputs of the unbroken and having assumed faults circuits. The mentioned signals are filtered to get important information, which will be used to learn artificial neural network to recognition the faults. The method is tested by representative examples which are described in the paper.
5
Content available remote Parametric fault detection in analog circuits containing MOS transistors
Kuczyński A.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 5
84-87
PL
W pracy przedstawiono metodę wykrywania uszkodzeń parametrycznych w układach analogowych zawierających tranzystory MOS. W zastosowanym algorytmie informacje o właściwościach układu są zakodowane w przebiegu prądu źródła, zasilającego obwód w stanie nieustalonym. Sygnał testowy jest filtrowany, by uwypuklić właściwości układu. Aby zachować istotę informacji o układzie, jako wektory uczące sieć neuronową zastosowano współczynniki wielomianów aproksymujących wybrany składnik sygnału testowego. Działanie algorytmu zilustrowano na praktycznym przykładzie.
EN
In this paper, algorithm for parametric fault diagnosis of nonlinear, analog circuits containing MOS is presented. This method applies power supply current waveform IDD as an indicator of a device feature. Test signal is filtered using a discrete wavelet transform filter bank to obtain signal sensitive to changes of device parameters. Coefficients of the polynomial approximating the component are calculated and used to formulate a learning vector of a feedforward neural network. Thus, it is possible to achieve data compression without the considerable loss of information about the tested device. An illustrative numerical example is presented.
6
Rozpoznawanie uszkodzeń parametrycznych, w nieliniowych układach analogowych, przy wykorzystaniu transformacji falkowej i sztucznej sieci neuronowej
Kuczyński A.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 9
72-75
PL
W artykule omówiono zasady działania opracowanego algorytmu rozpoznawania uszkodzeń parametrycznych w nieliniowych, analogowych układach elektronicznych, przy wykorzystaniu banku filtrów utworzonego na podstawie dyskretnej transformacji falkowej jako narzędzia przetwarzania wstępnego i jednokierunkowej sieci neuronowej jako algorytmu aproksymującego cechy układu. W treści zamieszczono przykład ilustrujący działanie prezentowanej metody.
EN
In this paper, neural network algorithm of parametric fault diagnosis for nonlinear, analog circuits using bank of filters set up basing on a discrete wavelet transform as an instrument of preliminary data processing and feedforward neural network as approximation tool is presented. The illustrative numerical example is presented.
7
Content available remote Detekcja i lokalizacja uszkodzeń układów analogowych z uwzględnieniem tolerancji elementów
Ossowski M., Kuczyński A.
Przegląd Elektrotechniczny
|
2009
|
R. 85, nr 11
188-191
PL
W artykule omówiono zastosowanie algorytmów bazujących na analizie odpowiedzi czasowej prądu zasilania do detekcji i lokalizacji uszkodzeń katastroficznych i parametrycznych. Zaprezentowano prosty algorytm wykorzystujący procedury ewolucyjne do wyznaczaniu zaakresu zmienności sygnałów. Zamieszczono przykład detekcji i lokalizacji uszkodzeń układu analogowego z uwzględnieniem tolerancji.
EN
Fault detection and localization algorithms, based on supply current transient analysis, are described in the paper. A new approach to tolerance regions calculation using genetic algorithms is presented. Numerical example illustrating fault detection and localization with tolerance is briefly discussed.
8
Content available remote Analog circuits diagnosis using discrete wavelet transform of supply current
Kuczyński A., Ossowski M.
Metrology and Measurement Systems
|
2009
|
Vol. 16, nr 1
77-84
EN
A discrete wavelet transform based dynamic supply current analysis technique for detecting the catastrophic faults in analog circuits containing transistor is investigated in the paper. Some considerations due to a problem of fault localization using multiresolution approximation and the illustrative numerical example are presented.
9
Poprawa skuteczności wykrywania uszkodzeń katastroficznych w układach analogowych
Kuczyński A., Ossowski M.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 11
108-110
PL
Zaprezentowano sposoby poprawy selektywności metody wykrywania uszkodzeń katastroficznych w układach analogowych, polegającej na analizie czasowo-częstotliościowej prądu zasilania w stanie nieustalonym. Zaproponowano i zweryfikowano metodę optymalizacji (GA) parametrów transformacji falkowych, obejmującą dobór skali i kształtu falki. Do detekcji błędu zaproponowano współczynnik, który uwzględnia tolerancję elementów układu.
EN
A wavelet transform based dynamic supply current analysis technique for detecting catastrophic faults in analog circuits is investigated in the paper (IDD). Wavelet transform, having the property of resolving events in both time and frequency domain simultaneously, preserve higher fault detection sensitivity than time-domain or Fourier methods. Some methods for improving this sensitivity are proposed and verified. Genetic algorithms were used to optimize a special goal function enabling us to choose a type and parameters of continuous wavelet transform (CWT).
10
Content available remote Speeding up waveform relaxation algorithms
Ossowski M., Kuczyński A.
Przegląd Elektrotechniczny
|
2005
|
R. 81, nr 2
66-70
EN
The paper deals with a problem of improving efficiency of the waveform relaxation (WR) algorithms for linear and nonlinear dynamic circuits. An algorithm for solving differential equations using multisplitting concept and overlapping procedures, was formulated in a way that provides the convergence of iteration process. In order to split the circuit into independent parts, the chosen branches are cut off and appropriate sources, voltage or current, are inserted instead of eliminated links. Voltages and currents of these sources form an additional set of algebraic variables, carrying information between separated parts. The conditions that are to ensure the convergence of iteration process were considered. The special circuit splitting and overlapping, guarantee fulfilment of the convergence conditions.
PL
Artykuł rozważa problem przyspieszania działania algorytmów relaksacyjnych typu WR (waveform relaxation) w analizie dynamicznych obwodów liniowych i nieliniowych. Zdefiniowano metodę podziału sieci na wiele podobwodów umożliwiającą rozwiązanie układu równań różniczkowych przy zapewnieniu zbieżności procesu iteracyjnego. Przedyskutowano warunki zbieżności procesu relaksacji i zaproponowano metodę podziału sieci z nakładaniem się pewnych podobwodow na siebie.
11
Content available remote Soft-fault diagnosis of dynamic circuits
Tadeusiewicz M., Kuczyński A.
Przegląd Elektrotechniczny
|
2003
|
R. 79, nr 10
750-753
PL
Praca przedstawia metodykę diagnostyki liniowych i nieliniowych obwodów dynamicznych przy zastosowaniu pojedynczego punktu pomiarowego w obwodzie. Diagnostyka pozwala na identyfikację uszkodzonego elementu jak również na określenie wartości parametru tego elementu. Metoda bazuje na pomiarach wartości chwilowych sygnału w różnych chwilach czasowych w stanie nieustalonym obwodu. Metoda zilustrowana jest dwoma przykładami numerycznymi.
EN
The paper deals with soft-fault diagnosis of linear and nonlinear dynamic circuits with a single test point. The diagnosis includes identification of faulty elements from among a set of testable elements and determination their parameters. A simulation after-test method is developed, based on an appropriate diagnosis equation and measurements carried out on the test point at different points of time during the transient process. The transient and sensitivity analyses are carried out simultaneously leading to a set of sensitivity vectors. They are used to form a rectangular testability matrix included in a diagnostic equation which expresses the node voltage perturbations in terms of the parameter deviations. The number of rows of the testability matrix is larger than the number of columns. Usually, the diagnostic equation cannot be solved uniquely, because some columns of the testability matrix (and corresponding them parameters) form ambiguity groups and some sensitivity values are very small. To identify the testable elements the known method based on QR factorization of the testability matrix can be applied. Next a set of the potentially faulty elements is formed and the modified diagnostic equation is solved leading to the parameter deviations. The method is illustrated using two numerical examples.
12
Content available remote Evolutionary strategies in searching for multiple DC solutions of nonlinear circuits
Kuczyński A., Ossowski M.
Zeszyty Naukowe. Elektryka / Politechnika Łódzka
|
1998
|
z. 90
39--49
EN
Searching for the multiple DC solutions of nonlinear resistive circuits is an important problem of today's circuit theory. Two different algorithms using evolutionary strategies to solve nonlinear resistive circuits are proposed and described in the paper. The methods were compared, implemented in the researching program in 3L Parallel Pascal language for the transputer T800 and illustrated by numerical examples.
PL
Opracowanie skutecznej metody analizy DC nieliniowych obwodów rezystancyjnych jest ciągle istotnym problemem współczesnej teorii obwodów. W prezentowanej pracy podjęto próbę rozwiązania tego zagadnienia z wykorzystaniem metod genetycznych. Ich ideę omówiono na przykładzie elementarnego obwodu. Przedstawiono dwa algorytmy poszukiwania wielu rozważań wykorzystujące w odmienny sposób pewne elementy procesów genetycznych. Zaprezentowano możliwości implementacji proponowanych schematów iteracyjnych w systemach wieloprocesorowych wykorzystujących języki programowania współbieżnego.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.