PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 20

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available A High-Efficient Low-Voltage Rectifier for CMOS Technology
Jendernalik W., Jakusz J., Blakiewicz G., Kłosowski M.
Metrology and Measurement Systems
|
2016
|
Vol. 23, nr 2
261--268
EN
A new configuration of rectifier suiting CMOS technology is presented. The rectifier consists of only two n-channel MOS transistors, two capacitors and two resistors; for this reason it is very favourable in manufacturing in CMOS technology. With these features the rectifier is easy to design and cheap in production. Despite its simplicity, the rectifier has relatively good characteristics, the voltage and power efficiency, and bandwidth greater than 89%, 87%, and 1 GHz, respectively. The performed simulations and measurements of a prototype circuit fully confirmed its correct operation and advantages.
2
Content available On analog comparators for CMOS digital pixel applications. A comparative study
Jendernalik W.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2016
|
Vol. 64, nr 2
271--278
EN
Voltage comparator is the only - apart from the light-to-voltage converter - analog component in the digital CMOS pixel. In this work, the influence of the analog comparator nonidealities on the performance of the digital pixel has been investigated. In particular, two versions of the digital pixel have been designed in 0.35 μm CMOS technology, each using a different type of analog comparator. The properties of both versions have been compared. The first pixel utilizes a differential comparator with the increased size and improved electrical performance. The second structure is based on a very simple non-differential comparator with a reduced size and degraded performance. Theoretical analysis of the comparator nonideality effect on the quality of the image obtained from the digital pixel matrix as well as simulation results are provided.
3
Content available Automatic tuning of a resonant circuit in wireless power supply systems for biomedical sensors
Blakiewicz G., Jakusz J., Jendernalik W., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2016
|
Vol. 64, nr 3
641--646
EN
In this paper, a tuning method of a resonant circuit suited for wireless powering of miniature endoscopic capsules is presented and discussed. The method allows for an automatic tuning of the resonant frequency and matching impedance of a full wave rectifier loading the resonant circuit. Thereby, the receiver tunes so as to obtain the highest power efficiency under given conditions of transmission. A prototype receiver for wireless power reception, fabricated in in AMS CMOS 0.35 μm technology, was used to verify correct operation of the proposed tuning. The prototype system produces a stable supply voltage, adjustable in the range of 1.2–1.8 V at a maximum output current of 100–67 mA, which is sufficient to power a typical endoscopic capsule.
4
Content available remote Prosty komparator analogowydla cyfrowego przetwornika obrazu CMOS
Jendernalik W.
Przegląd Elektrotechniczny
|
2015
|
R. 91, nr 9
85-88
PL
Komparator napięciowy, oprócz przetwornika światło-napięcie, jest jedynym elementem analogowym w cyfrowym pikselu CMOS. W pracy badano wpływ nieidealności komparatora analogowego na parametry cyfrowego piksela. W tym celu zaprojektowano w technologii CMOS 0,35 μm dwie wersje cyfrowego piksela, różniące się typem zastosowanego komparatora analogowego. W pierwszej wersji piksela zastosowano różnicowy komparator o zwiększonej powierzchni topografii i polepszonych własnościach elektrycznych. W drugiej wersji zastosowano bardzo prosty nieróżnicowy komparator o zmniejszonej powierzchni i gorszych własnościach elektrycznych. Przedstawiono analizę teoretyczną wpływu nieidealności komparatora na jakość obrazu (szum typu FPN) uzyskiwanego z matrycy cyfrowych pikseli i przedstawiono wyniki symulacji komputerowych.
EN
A voltage comparator, in addition to the light-to-voltage converter, is the only analogue part of the CMOS digital pixel. In this work, the influence of an analogue comparator nonidealities on the digital pixel’s parameters was investigated. For this purpose, it was designed in 0.35 μm CMOS technology two versions of the digital pixel, which differ in the type of an analogue comparator used. In the first version of the pixel is used a differential comparator with a larger layout area and an improved electrical parameters. In the second version, is used a very simple single-ended comparator with a reduced layout area and a worse electrical properties. The analytical analysis of the influence of a comparator nonidealities on an image quality (FPN noise) from the array of the digital pixels is presented. The simulation results are also presented.
5
Content available remote Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
Jakusz J., Kłosowski M., Jendernalik W., Blakiewicz G.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 10
83-85
PL
W artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany w technologii CMOS 180 nm.
EN
In this paper a digital CDS (Correlated Double Sampling) circuit for the CMOS image sensor is proposed. This circuit differs from the conventional solutions in that the two memories, storing video samples, are replaced by a reversible counter. This modification enables a significant reduction in the area and it makes possible to put the CDS in each pixel. The system has been designed and simulated in 180 nm CMOS technology.
6
Content available Analogue CMOS ASICs in image processing systems
Jendernalik W., Blakiewicz G., Handkiewicz A., Melosik M.
Metrology and Measurement Systems
|
2013
|
Vol. 20, nr 4
613--622
EN
In this paper a survey of analog application specific integrated circuits (ASICs) for low-level image processing, called vision chips, is presented. Due to the specific requirements, the vision chips are designed using different architectures best suited to their functions. The main types of the vision chip architectures and their properties are presented and characterized on selected examples of prototype integrated circuits (ICs) fabricated in complementary metal oxide semiconductor (CMOS) technologies. While discussing the vision chip realizations the importance of low-cost, low-power solutions is highlighted, which are increasingly being used in intelligent consumer equipment. Thanks to the great development of the automated design environments and fabrication methods, new, so far unknown applications of the vision chips become possible, as for example disposable endoscopy capsules for photographing the human gastrointestinal tract for the purposes of medical diagnosis.
7
Content available CMOS implementation of an analogue median filter for image processing in real time
Jendernalik W., Jakusz J., Blakiewicz G., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2013
|
Vol. 61, nr 3
725--730
EN
An analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of analogue pre-processors, and interface circuits. The analysis of the main parameters of the considered median filter is presented. The discussion of important limitations in the operation of the filter due to the restrictions imposed by CMOS technology is also presented.
8
Content available Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 žm CMOS technology
Jendernalik W., Jakusz J., Blakiewicz G., Szczepański S., Piotrowski R.
Metrology and Measurement Systems
|
2012
|
Vol. 19, nr 2
191-202
EN
The article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 žm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image processing algorithms. The prototype with a resolution of 32 x 32 pixels allows the acquisition and processing of images at high speed, up to 2000 frames/s. Operation of the prototypes was verified in practice using the developed software and a measurement system based on a FPGA platform.
9
Content available remote Ultra-low power analogue CMOS vision chip
Jakusz J., Jendernalik W., Blakiewicz G., Piotrowski R., Szczepański S.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
88-91
EN
The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 μm CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s.
PL
W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s.
10
Content available CMOS realisation of analogue processor for early vision processing
Jendernalik W., Jakusz J., Blakiewicz G., Piotrowski R., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2011
|
Vol. 59, nr 2
141-147
EN
The architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms is presented. The proof-of-concept prototype vision chip containing 32 �~ 32 photosensor array and 32 analogue processors is fabricated using a 0.35 mikrom CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 frames per second, or achieve very low power consumption, several mikroW. Finally, the experimental results are presented and discussed.
11
Zespolony filtr BiCMOS pośredniej częstotliwości odbiornika Bluetooth
Jakusz J., Jendernalik W.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 2
126-129
PL
W artykule przedstawiono pasmowoprzepustowy zespolony filtr pośredniej częstotliwości OTA-C 14-go rzędu odbiornika Bluetooth. Filtr zaprojektowano w technologii BiCMOS 0,35 mm. Szerokość pasma przepustowego filtru wynosi 1,1 MHz, a częstotliwość środkowa 3 MHz. Osiągnięto tłumienie filtru w pasmie zaporowym ponad 50 dB, tłumienie sygnałów lustrzanych większe niż 40 dB, a nierównomierność opóźnienia grupowego w pasmie przepustowym mniejszą niż 1,1 μs. Symulowana wartość IIP3 (in-band) wynosi 13,5 dBm (50 W). Filtr pobiera 10,5 mW mocy ze źródła zasilającego o wartości 3 V.
EN
This paper describes a BiCMOS complex 14-th order OTA-C IF filter for Bluetooth receiver. The filter was designed in 0.35 μm BiCMOS technology from AMS. The filter bandwidth is 1.1 MHz, the center frequency is 3 MHz. The stopband attenuation is at least 50 dB, the image band rejection is at least 40 dB and the in-band group variation is less than 1.1 μs. The simulated IIP3 for in-band signals is 13.5 dBm. The filler's power consumption is 10.5 mW from a 3 V single power supply.
12
Niskonapięciowy filtr analogowy CMOS wykorzystujący konwerter ujemnoimpedancyjny
Jendernalik W.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 11
173-175
PL
W artykule przedstawiono niskonapięciowy dolnoprzepustowy filtr CMOS Czebyszewa trzeciego rzędu wykorzystujący nowy konwerter ujemnoimpedancyjny odwracający prąd (CNIC). Wyniki symulacji wykonane dla technologii CMOS 0,35 mm wykazały, że filtr może osiągnąć pasmo 10 MHz przy jednoczesnym poborze mocy 400 mW ze źródła zasilającego o wartości 2 V.
EN
A low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a bandwidth of 10 MHz at 400 mW power consumption and 2 V supply voltage when realized in a 0.35 mm CMOS process.
13
Zastosowanie kompresji wartości chwilowej w analogowym przetwarzaniu sygnałów
Jendernalik W.
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
|
2007
|
T. 14
557-564
PL
Kompresja wartości chwilowej sygnału jest metodą alternatywną w stosunku do klasycznej kompresji obwiedni. W referacie omówiono podstawowe zagadnienia związane z projektowaniem i realizacją w technologii CMOS filtrów analogowych z kompresją wartości chwilowej typu pierwiastek kwadratowy. Przedstawiono również wyniki pomiarów wykonanego w technologii CMOS 0.35 ?W scalonego filtru 6-go rzędu z kompresją typu pierwiastek kwadratowy.
EN
Instantaneous companding is the alternative method to classical syllabic companding. In this paper, the basic concepts concerning the design and implementation in CMOS technology of the square-root type instantaneous-companding analogue filters are presented. Experimental results of the monolithic 6th-order square-root domain filter fabricated in 0.35 ?W CMOS technology are also presented. The filter is dedicated for the base-band of a GSM receiver. its dynamic range is higher than 60 dB at a power consumption of 290 ?W from a single 2.5-V supply.
14
Content available Komputerowa weryfikacja układów cyfrowyh CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
Szcześniak W., Kozieł S., Jendernalik W., Hasse L., Szcześniak P.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2007
|
Nr 23
105-108
PL
W pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów Cn-1, Cn-2, …, Ci, … C0, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć Vddn-1 > Vddn-2 > … > Vddi > … > Vdd0 . Zbiór klastrów {Ci} został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie charakteryzujące się zmniejszeniem zapotrzebowania na moc zasilającą nie powoduje pogorszenia przepustowości zaprojektowanego systemu cyfrowego CMOS.
EN
The paper presents results of a computer simulation of a CMOS digital circuit composed of Cn-1, Cn-2, …, Ci, … C0 clusters. The clusters are supplied with voltages Vddn-1 > Vddn-2 > … > Vddi > … > Vdd0, respectively. Set of clusters {Ci} was created with aid of ECA (Evolutionary Clustering Algorithm) for reduction of power dissipated. The obtained result enables for power reduction without deteriorating the throughput of the designed CMOS circuit, measured as system latency.
15
Kompresja wartości chwilowej sygnału : nowe podejście w analogowym przetwarzaniu sygnałów
Jendernalik W.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 9
23-26
PL
Obecnie w elektronice występuje silna tendencja do obniżania napięć zasilania urządzeń. Jest to związane z faktem, iż wiele urządzeń jest przenośnych i zasilanych bateryjnie, na przykład telefony komórkowe. Aby efektywnie wydłużyć czas pracy baterii, pobór mocy urządzenia musi zostać obniżony. Niskie napięcie zasilania powoduje znaczne utrudnienia w przetwarzaniu sygnałów analogowych. Amplitudy przetwarzanych sygnałów muszą być również obniżone, ale przez to sygnały stają się bardzie wrażliwe na różnego rodzaju szumy i zakłócenia. W tej sytuacji można zastosować kompresję, która pozwala na obniżenie amplitud przetwarzanego sygnału bez pogorszenia jego właściwości szumowych. Wyróżnia się dwa rodzaje analogowej kompresji sygnału. Pierwszy rodzaj to klasyczna, tzw. sylabiczna kompresja sygnału, której główną niekorzystną cechą jest ograniczenie szybkościowe. Alternatywną metodą kompresji, która praktycznie nie ma wspomnianego ograniczenia, jest kompresja wartości chwilowej. W artykule omówiono główne zagadnienia dotyczące zastosowania tej kompresji w analogowym przetwarzaniu sygnałów.
EN
In the modern electronic and wireless systems there is a trend towards lower power supply voltage. It is stipulated by the fact that some important devices like mobile phones are battery-operated. In order to effectively extend their battery life time, their power consumption must be considerably reduced. In other words, their supply voltage must reduced. However, low supply voltage leads to considerable difficulties in the processing of an analogue signal. To overcome this problem, an internal voltage signal swing must also be reduced, but a low amplitude signal is more affected by noise of various kinds. In order to reduce the internal voltage swings without affecting the noise properties, the syllabic companding process can be used. However, syllabic companding has some limitations in both the frequency and time domains. The alternative approach so-called instantaneous companding seems to be more attractive. In the paper, the use of instantaneous companding in analogue signal processing is considered.
16
Analogowe filtry CMOS w scalonych odbiornikach telefonii bezprzewodowej
Jakusz J., Jendernalik W.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 9
26-30
PL
Na przestrzeni ostatnich lat powstało wiele nowych standardów komunikacji bezprzewodowej, co doprowadziło do zwiększonego zapotrzebowania na przenośne urządzenia wielosystemowe. Tendencja do redukcji poboru mocy, zmniejszania rozmiarów oraz obniżania kosztów produkcji tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków w pełni scalonego odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr pasma podstawowego. W artykule omówiono dwa analogowe filtry pasma podstawowego zaprojektowane w Katedrze Systemów Mikroelektronicznych Politechniki Gdańskiej i wykonane w technologii CMOS 0,35 um przez Austriamicrosystems.
EN
Many new standards of cordless communication were introduced within the last years what is leading to increased demand for mobile multiStandard devices. The need to reduce production costs, power dissipation, and sizes of these devices is forcing to develop new circuit solutions for a single-chip transceiver in a CMOS technology. One of that circuit is continuous-time channel-select filter in the front-end of a mobile receiver. This paper presents two realizations of analogue active-RC low-pass channel-select filters in 0.35 um CMOS technology designed at Department of Microelectronic Systems, Gdansk University of Technology, and fabricated by Austriamicrosystems.
17
Content available remote A low-voltage CMOS negative impedance converter for analogue filtering applications
Jendernalik W.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2007
|
Vol. 55, nr 4
419-423
EN
A novel current-inversion type negative impedance converter (CNIC) is presented. It is built without the use of any resistors. Furthermore, a second-order low-pass filter based on this CNIC is also analysed. It shows a bandwidth of 50 MHz at 320 J.LW power consumption and 2 V supply voltage when realized in a 0.35 ?m CMOS process.
18
Analogowe filtry pasma podstawowego scalonych odbiorników telefonii komórkowej
Jakusz J., Jendernalik W.
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
|
2004
|
T. 5
793-798
PL
Dążenie do obniżenia poboru mocy w odbiornikach telefonii komórkowej zmusza do poszukiwania nowych rozwiązań układowych. Jednym bloków toru odbiornika GSM jest dolnoprzepustowy filtr pasma podstawowego. W referacie przedstawiono trzy scalone analogowe filtry pasma podstawowego wykonane w technologii CMOS.
EN
The recent fast developing or battery-operated portable wireless communication devices, especially: mobile phones, involves constructing novell low-voltage and low-power analogue circuits. One of that circuit is continuous-time channel-select filter in the front-end or GSM receiver. This paper presents three CMOS implementations or low-power 100kHz law-pass channel-select filters.
19
Content available remote A Versatile Analog CMOS Cell: Voltage-Buffer / Current-Conveyor / Multiplier
Jendernalik W., Grzyb J., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2002
|
Vol. 50, Nr 4
341--346
EN
The concept of a 5V CMOS versatile cell for Field-Programmable Analog Arrays (FPAA) has been proposed. This cell can act as a voltage buffer, second generation current conveyor or analog multiplier. The simulations based on 2μ n-well CMOS process show the wide bandwidth and good linearity of the proposed cell.
20
Content available remote Strong-inversion CMOS Companding Integrator
Jendernalik W., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2001
|
vol. 49, nr 1
119-124
EN
An implementation of a CMOS current-mode instantaneous companding integrator in strong-inversion is presented. The main advantage of the proposed circuit is its simplicity. Moreover, the frequency response of the integrator can be easily compensated. The operation of the circuit has been confirmed through simulations, conducted for [formula] n-well CMOS process.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.