Wyniki wyszukiwania - BazTech

1

The window comparator circuit with CMOS and TTL logic ics switching levels

Boonkirdram Sarawoot, Sonasang Somchat, Summatta Chuthong

Przegląd Elektrotechniczny

|

2024

|

R. 100, nr 1

112--116

EN

The digital window comparator circuits with digital switching levels use different threshold voltages. The proposed circuit consists of a Schmitt-trigger inverter gate and the AND gate. Both gates have different switch levels, and the circuit has a window boundary between both threshold voltages. The input voltages range between the threshold levels, and the output logic is "High". The input voltage is higher or lower than the range, and the output logic is "Low". This paper presents the coupling of different types of logic ICs for the development of digital window comparator circuits, the simulation results, and the experimental circuit results that create a window boundary between VIL(D) < Vin < VIH(R).

PL

Obwody cyfrowego komparatora okienkowego z cyfrowymi poziomami przełączania wykorzystują różnicowe napięcia progowe. Proponowany układ składa się z bramki falownika z wyzwalaczem Schmitta i bramki AND. Obie bramki mają różne poziomy przełączania, a obwód ma granicę okna między obydwoma napięciami progowymi. Napięcia wejściowe mieszczą się w zakresie między poziomami progowymi, logika wyjściowa jest „wysoka”. Napięcie wejściowe jest wyższe lub niższe niż zakres, logika wyjściowa jest „niska”. W artykule przedstawiono sprzężenie różnych typów logicznych układów scalonych w celu opracowania obwodów cyfrowego komparatora okienkowego, wyniki symulacji oraz wyniki obwodów eksperymentalnych, które tworzą granicę okna między VIL(D) < Vin < VIH(R).

2

The improvement of a fail-safe counter for low-speed detection

Summatta Chuthong, Rattanangam Weera

Przegląd Elektrotechniczny

|

2021

|

R. 97, nr 7

23--28

EN

This paper presents a low-speed detection method by proposing a fail-safe counter. The features of this proposed method were the adoption of digital counter circuits for the detection of low-speed, the diagnosis of the digital counter circuit, and its result output as dynamic signals to a low-pass filter and a charge pump circuit. Moreover, an additional diagnosis of a fail-safe window comparator which evaluated the DC signal level from the charge pump circuit. The improvement of a fail-safe counter for low-speed detection required a simple calculation of the circuit without any use of CPUs. These diagnoses were regarded as the frequency domain and time domain. When the motor speed became lower than the predetermined speed and there were no parts of the digital counter circuit malfunction, the dynamic signals with the low-pass frequency would be provided to the filter and the DC signal would eventually be the output, as the low-speed detection results displayed a fail-safe manner. These have been revealed by the FMEAs of the fail-safe counter, including the failure modes.

PL

W artykule przedstawiono metodę wykrywania małej prędkości, proponując licznik odporny na uszkodzenia. Cechy proponowanej metody polegają na zastosowaniu cyfrowych obwodów licznika do detekcji małych obrotów, diagnostyce obwodu licznika cyfrowego i wyprowadzaniu wyniku w postaci dynamicznych sygnałów do filtru dolnoprzepustowego i obwodu pompy ładunkowej. Ponadto dodatkowa diagnostyka niezawodnego komparatora okienkowego, który oceniał poziom sygnału DC z obwodu pompy ładującej. Udoskonalenie niezawodnego licznika do wykrywania małej prędkości wymagało prostego obliczenia obwodu bez użycia procesorów. Rozpoznania te traktowano jako dziedzinę częstotliwości i dziedzinę czasu.

3

Relay drive circuits for a safe operation order with a digital logic ICs sequential switching function

Rattanangam Weera, Summatta Chuthong

Przegląd Elektrotechniczny

|

2021

|

R. 97, nr 11

102--105

EN

This paper presented the fail-safe relay drive circuits with digital logic ICs sequential switching that the serial sequence was according to the ISO 13849-2 standard. The boost circuits increased voltage from five volts to 24 volts, in which the high voltage gain boost DC-DC converter circuit was derived from cascading a flyback converter and a boost converter with fail-safe capacitors. The reliability of the circuit was tested by failure mode and effects analysis (FMEA) for the adjustable speed electrical power drive systems (IEC 61800-5-2). This ensured that the designed circuit was fail-safe and without any dangerous failures. The circuit was tested with a computer simulation program and experimental circuit.

PL

W tym artykule przedstawiono bezawaryjne obwody napędów przekaźnikowych z sekwencyjnym przełączaniem cyfrowych układów scalonych, których sekwencja szeregowa była zgodna z normą ISO 13849-2. Obwody zwiększające napięcie zwiększyły napięcie z pięciu woltów do 24 woltów, w którym obwód przetwornicy DC-DC zwiększający wzmocnienie wysokiego napięcia został wyprowadzony z kaskadowania przetwornicy flyback i przetwornicy podwyższającej z bezpiecznymi kondensatorami. Niezawodność obwodu sprawdzono za pomocą analizy przyczyn i skutków awarii (FMEA) dla elektrycznych układów napędowych o regulowanej prędkości (IEC 61800-5-2). Zapewniło to, że zaprojektowany obwód był odporny na awarie i bez żadnych niebezpiecznych awarii. Układ został przetestowany za pomocą programu do symulacji komputerowej i układu eksperymentalnego.

4

Simple anti capacitor open-circuit self-oscillation in a CMOS Schmitt trigger-invertor oscillator circuit for a fail-safe relay drive

Summatta Chuthong, Deeon Sansak

Przegląd Elektrotechniczny

|

2019

|

R. 95, nr 3

97--100

EN

Oscillator circuits with a CMOS Schmitt trigger-inverter are commonly used in applications that relate to relay driver circuits. It is possible to devise a fail-dangerous occurrence from the circuit, in which an open fault happens at the input circuit between the capacitor and input inverter IC. The causes of this self-oscillation event contribute to the failure of other parts of the circuit. This paper presents countermeasures for self-oscillation of the capacitor open-circuit self-oscillation in a CMOS Schmitt trigger-invertor oscillator circuit for a fail-safe relay drive. The proposed circuit replaces a normal 2-pin capacitor with a special 4-pin designed capacitor which connects a parallel resistor between the input CMOS inverter and the ground source. This paper carried out experimentation using Failure Modes and Effects Analysis (FMEA).The results showed that the output logic was high when the circuit had an open fault. Thus, the new designed circuit had no fail-dangerous occurrences.

PL

W artykule opisano środki zaracze zapobiegające samooscylacjom w obwodzie pojemnościowym CMOS przerzutnika Schmitta w obwodzie przekształtnika. Metoda poleg ana zastąpieniu dwukońcówkowej pojemności obwodem z czterema końcówkami z rezystorem miedzy wejściem przekształtnika a masą.