PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 14

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Power management and sensors handling on the autonomous mobile
Rybka P., Wosik K., Szczepański Ł., Ziębiński A., Cupek R., Wyżgolik R., Budzan S.
Studia Informatica
|
2016
|
Vol. 37, nr 4A
69--87
EN
Day-to-day everywhere in the world grows a tendency automate various areas of our everyday life. For many recent years worldwide companies compete with each other in developing a conception of fully automated, autonomous car. Such idea is now being analyzed and investigated by scientists at universities and engineers from automotive companies. This article describes a part of AutoUniMo project concerning importance and usage of different sensor modules in design and construction of autonomous mobile platform based on the Raspberry Pi with Linux operating system. The project consists of following modules – accelerometer, gyroscope, magnetometer, wheel encoder and dedicated Raspberry Pi HAT (Hardware Attached on Top) for power management.
PL
Każdego dnia zwiększa się w świecie tendencja do automatyzowania zagadnień dotyczących zajęć życia codziennego. W ostatnich latach światowe koncerny rywalizują na polu rozwiania koncepcji w pełni zautomatyzowanego samochodu. Idea ta jest ciągle rozwijania i analizowana przez naukowców każdego liczącego się uniwersytetu oraz inżynierów firm motoryzacyjnych. W artykule opisano część projektu AutoUniMo traktującą o znaczeniu i wykorzystaniu modułów sensorycznych w mobilnej platformie autonomicznej osadzonej na komputerze Raspberry Pi (Raspbian Linux). W skład projektu wchodzą - akcelerometr, żyroskop, magnetometr, enkoder dla kół oraz Raspberry Pi HAT zaprojektowany m.in. do zarządzania poborem energii.
2
Lidar technology in general purpose applications
Ziębiński A., Cupek R., Kruk M., Drewniak M., Erdogan H.
Studia Informatica
|
2016
|
Vol. 37, nr 4A
15--32
EN
The paper presents examples of the functionalities of the Lidar that is used in the automotive industry for advanced driving assistance systems. Firstly, a brief overview of Lidar technology and an introduction to communication that is built on a CAN bus is presented. Then, the Lidar that was selected for the tests is described along with the principles of how it works and its startup conditions. Finally, a description of the experiment is presented along with the results.
PL
Artykuł prezentuje przykładowe funkcjonalności urządzenia typu Lidar, które jest używane w samochodowych zaawansowanych systemach wspomagania kierowcy. Tekst zawiera przegląd technologii Lidar, wprowadzenie do komunikacji opartej na magistrali CAN oraz opis wybranego do testów Lidaru wraz z zasadami działania i warunkami jego uruchomienia. Dodatkowo opisane zostały przykładowe eksperymenty przeprowadzone z wykorzystaniem urządzenia oraz ich wyniki.
3
GPS and ultrasonic distance sensors for autonomous mobile platform
Czernek W., Margas W., Wyżgolik R., Budzan S., Ziębiński A., Cupek R.
Studia Informatica
|
2016
|
Vol. 37, nr 4A
51--67
EN
The real time processing of sensors signal and real time response of control system is crucial for autonomous mobile platforms. One of the assumption in the project, which part is presented in this article, was the cost of the sensor and control system. That’s the reason, that Raspberry Pi platform has been chosen for this purpose. The article describes connection and performance testing performed on two different GPS and ultrasonic distance sensors, which are the part of Autonomous Mobile Platform in the AutoUniMo project. The results shows, that the URM37 V3.2 ultrasonic distance sensor is very reliable device with almost non-existent error in whole measuring range. While the much cheaper HC-SR04 is very easy to implement, thanks to its simple mode of operation but offers less accurate measurements. In case of GPS sensors, the GY-GPS6MV2 has proven to be more accurate than Digilent PmodGPS, so it will be chosen as main GPS sensor for the mobile platform.
PL
Niezbędnymi elementami autonomicznej platformy mobilnej są działające w czasie rzeczywistym system przetwarzania danych z czujników pomiarowych i system sterowania. Jednym z założeń w projekcie, którego część jest przedstawiona w niniejszym artykule, była minimalizacja kosztów elementów wspomnianych systemów. Był to główny powód, dla którego jako platformę pomiarowo-sterującą wybrano popularny układ Raspberry Pi. W artykule opisano badania dwóch różnych modułów GPS i dwóch ultradźwiękowych czujników odległości, które są częścią systemu sensorycznego autonomicznej platformy mobilnej w projekcie AutoUniMo. Otrzymane wyniki wskazują, że czujnik ultradźwiękowy URM37 V3.2 ma pomijalny błąd pomiaru odległości w całym zakresie pomiarowym, podczas gdy tańszy czujnik HC-SR04 mimo bardzo prostej jego aplikacji w systemie sensorycznym platformy autonomicznej oferuje znacznie mniejszą dokładność pomiaru odległości. W przypadku modułów GPS, GY-GPS6MV2 okazał się być bardziej dokładny niż Digilent PmodGPS, został więc wybrany jako główny czujnik GPS autonomicznej platformy mobilnej.
4
Content available remote A frame filter IP core for RT-Ethernet monitoring
Ziębiński A., Cupek R., Piękoś P, Huczała Ł
Przegląd Elektrotechniczny
|
2014
|
R. 90, nr 10
219-225
EN
The novelty of this paper is the concept for an RT-Ethernet Frame Filter that is dedicated for RT network analyzers. In classic network analyzers the hardware part of the analyzer is dedicated for a given network protocol or a set of protocols. The captured frames are selected by the software part of a classic network analyzer. In the proposed solution the authors describe the FPGA-based hardware network TAP which includes an internal filtering structure that may be adjusted during network analyses. This paper clarifies the hardware filtering module concept, together with its principle of operation and introduces a potential solution for RT-Ethernet traffic filtration that is embedded into the FPGA structure as a configurable IP core called an Ethernet Frame Filter.
PL
Artykuł przedstawia koncepcję sprzętowej filtracji ramek sieciowych dla dedykowanych urządzeń analizujących sieć Ethernet czasu rzeczywistego (RT-Ethernet). W klasycznych urządzeniach analizujących sieci, część urządzenia analizującego jest dedykowana dla danego protokołu sieci lub zbioru protokołów. Wychwycone ramki w dalszym etapie są przetwarzane przez klasyczne oprogramowanie urządzenia analizującego sieć. W proponowanym rozwiązaniu autorzy opisują rdzeń filtra ramek Ethernet „RT-Ethernet Frame Filter”, dedykowany dla układów FPGA. Filtr ten pozwala na modyfikację swej wewnętrznej struktury w taki sposób, by mogła być przystosowana do wyspecyfikowanych przez użytkownika dowolnych testów, niezależnie od stosowanych protokołów sieciowych.
5
Content available Aplikacja w języku Java realizująca funkcję parsera pseudokodu opisującego strukturę specjalizowanego koprocesora sterownika PLC do VHDL
Ziębiński A., Cupek R., Sroka W.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 8
845-847
PL
Artykuł przedstawia koncepcję projektowania w VHDL systemu pełniącego funkcję specjalizowanego koprocesora sterownika PLC, realizującego tylko wyszczególniony zestaw zadań. W pracy pokrótce omówiono poszczególne moduły realizujące funkcję koprocesora sterownika PLC. Ponadto przedstawiono funkcjonalność parsera pseudokodu w języku Java, opisującego strukturę specjalizowanego sterownika PLC do VHDL. Na końcu zaprezentowano wyniki porównania działania przykładowej aplikacji w sterowniku PLC GE Fanuc CPUE05 i układzie FPGA XC3S500e.
EN
The paper presents a project of embedded system realization on a FPGA array, fulfilling the function of a specialized coprocessor PLC. There are described individual modules realizing the function of the coprocessor of PLC in VHDL: the memory map of the controller (Fig.1) including the controller registers and the controller of the memory (Fig.2) for read/write the data in the registers. Moreover, functionality of the parser of pseudocode in the Java language, describing the structure of specialized PLC to VHDL, is presented. The components in VHDL [4] used by the parser are described in the pseudocode and presented in Table 1. The instructions in the pseudocode are equivalent to those in the GE-Fanuc Versa Max controller family. The comparison results of working of an exemplary application in PLC GE Fanuc Versa Max CPUE05 [3] and FPGA XC3S500e are given. The exemplary application for the controller is shown in Fig. 3. As a result of parsering by the PLC2VHDL program there was re-ceived the code in VHDL realizing the described task (Fig.4). The code VHDL was subjected to testing, synthesis and implementation with utilization of tools ISE ™ Foundation ™. As a result of implementation, there was obtained the configurational file for the FPGA. The project takes about 1 % resources in the XC3S500e and can work with the maximum 79MHz. The controller work cycle (Fig.5) in FPGA takes 3 tacts and lasts 37.863ns.
6
Content available remote Securing video stream captured in real time
Pamuła D., Ziębiński A.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 9
167-169
EN
The article presents hardware architecture of the MD5 hash function designed to secure video stream captured in real time. The authors aim was to provide solution which is area efficient, fast enough to achieve real time performance and simple, in order to avoid routing problems. The Hash functions are usually used and implemented in software due to its Internet applications however few hardware solution also exist. The article provides some comparison of presented design with the most popular existing ones.
PL
Artykuł przedstawia sprzętową realizację generatora sygnatury MD5 w układzie reprogramowalnym FPGA, przeznaczonego do generacji w czasie rzeczywistym sygnatury strumienia wideo pochodzącego z kamery. Ponieważ głównym założeniem jest praca całego systemu w czasie rzeczywistym, projekt został zoptymalizowany zarówno pod względem szybkości pracy jak i zajętości układu FPGA.
7
Content available Realizacja koprocesora Modbus Slave w układzie FPGA z wykorzystaniem rdzenia procesora Microblaze
Ziębiński A., Cupek R., Porębski A., Nycz M.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 7
765-768
PL
W pracy przedstawiono projekt systemu wbudowanego zrealizowanego w układzie FPGA, pełniącego funkcję koprocesora Modbus Slave pracującego w trybie RTU z wykorzystaniem interfejsu RS232. Moduł wykonanego koprocesora składa się z rdzenia procesora Microblaze, modułu UART, timerów i bloków pamięci. Prezentowane rozwiązanie umożliwia zaprojektowanie systemu współpracującego zarówno ze standardowymi szybkościami transmisji danych w sieci Modbus jak i znacznie większymi sięgającymi nawet do 921600 Bd, przy transmisji pomiędzy dwoma systemami z układami FPGA.
EN
The paper presents design of an embedded system realised on a FPGA array, fulfilling the function of the coprocessor Modbus Slave working in the RTU mode with use of the interface RS232. The realised coprocessor module consists of the soft core processor Microblaze, UART module, set of timers and memory blocks for storing the data. The Modbus Slave algorithm was implemented in C language for the processor Microblaze. The system was implemented on the Xilinx XUPV2P development system with the FPGA XC2VP30. Synthesis and programming were conducted using the Xilinx XPS SDK tools. The maximum frequency of the system operation is above 146 MHz. Correctness of the implemented coprocessor Modbus Slave work under real conditions was tested with use of the program Modbus Poll and Top Server OPC. The presenting solution allows designing the system cooperating with standard speed data transmission in the Modbus networks and considerably greater speeds reaching 128000 Bd (transmission among the personal computer and the FPGA system) or even 921600 Bd (transmission among two FPGA systems).
8
Content available Implementacja parametryzowanego procesora MIPS w układach reprogramowalnych
Ziębiński A., Świerc S.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
594-596
PL
W pracy przedstawiono projekt systemu wbudowanego zrealizowanego w układzie FPGA. Sercem systemu jest rdzeń procesora wzorowanego na procesorach architektury MIPS. Procesor ten został zaimplementowany w języku VHDL w taki sposób, by podczas syntezy jego lista rozkazów była ograniczona do rozkazów obecnych w pamięci programu. W efekcie wykonany procesor nie będzie posiadał logiki, która nie będzie wykorzystywana. Takie rozwiązanie pozwala zaprojektować system wbudowany, który ma mniejsze zapotrzebowanie na zasoby sprzętowe matrycy programowalnej, co dodatkowo powinno umożliwić zwiększenie szybkość jego działania.
EN
The paper presents a project of an embedded system realization on a FPGA array. The core element is a simplified MIPS processor [1, 2, 4] implemented in the VHDL in the way that its instruction set can be reduced to the set of instructions present in the program memory. After completing the processors datapath design, it is analyzed in order to determine which modules take part in execution of certain instructions. Knowing the dependencies between the instructions and the modules, it is possible to show how the processor should be built if it has to support a specific subset of instructions. Conditional synthesis is not what the common HDL languages offer [7]. Nevertheless, it was noticed that at the optimization stage of the synthesis all IF statements in which the condition value is known and it is false are omitted. This feature was used to regulate the hardware organization. Figure 3 presents how a single boolean parameter can regulate the XOR instruction support in the ALU. Initially, all parameters had to be set manually. It was error-prone. Therefore a new entity integrating the CPU and program memory was introduced. It can accept the byte-code, analyze it, and adjust the supported instruction set during the synthesis (Figs. 4 and 5). This solution yields a device that requires fewer system gates to be synthesized and has a potential to increase the maximal operational frequency.
9
Content available Implementacja regulatora PID w strukturze FPGA
Ziębiński A., Glinianowicz M., Lachowski G.
Pomiary Automatyka Kontrola
|
2008
|
R. 54, nr 8
523-525
PL
W pracy przedstawiono sposób realizacji regulatora PID na matrycy FPGA. Omówiono implementację, wyniki symulacji stworzonego teoretycznego projektu oraz sposób jego fizycznej realizacji. Przedmiotem zainteresowania są możliwości wykonania w postaci cyfrowej jednego z typowych układów regulujących procesami, które dostosowują sygnał sterujący urządzeniem na podstawie aktualnej wartości wyjściowej obiektu. Zastosowana matryca jest rekonfigurowalnym układem ogólnego przeznaczenia, który po zaprogramowaniu pozwoli użytkownikowi wykorzystywanie jej jako regulatora PID bez konieczności nabywania specjalizowanego urządzenia.
EN
This article contains the method of realization the PID controller using the FPGA array. There were described the implementation, results of the simulation of the theoretical project and the methods of physical realization. The main topic is realizability of the digital version of the typical process controller, which adjusts the command signal basing on the output of the device. The used array is reconfigurable general purpose circuit, which after being programmed one can use as a PID controller without necessity of purchasing the specialistic device.
10
Adaptacyjny system kryptograficzny
Ziębiński A.
Studia Informatica
|
2002
|
Vol. 23, nr 2B
255-262
PL
W ramach prowadzonych badań nad implementacją algorytmów kryptograficznych w układach FPGA powstał pewien zasób elementów w języku VHDL. Elementy te realizują funkcje lub części poszczególnych funkcji algorytmów: DES, IDEA, BLOWFISH. Powstałe elementy można wykorzystać do stworzenia adaptacyjnego systemu kryptograficznego. W artykule przedstawiono propozycje budowy takiego systemu oraz przedstawiono wyniki pierwszych badań wykonanych na karcie HOT2 firmy VCC.
EN
Certain range of elements in the VHDL language was created as a result of the research concerning the cryptographic algorithms implementation. Those elements execute functions or parts of particular functions of algorithms: DES, IDEA, BLOWFISH. The resultant elements can be used for making the adaptation cryptographic system. The article presents structure of such a system and the first results of the research done on the HOT2 card VCC company.
11
Programowalne karty procesorowe.
Ziębiński A.
Studia Informatica
|
2001
|
Vol. 22, nr 1
309-318
PL
Programowalne karty procesorowe umożliwiają szybką implementację specjalizowaych aplikacji. Stosowanie ich w dziedzinach wymagających szczególnej ochrony danych wymaga jednak wykorzystania wysokiej jakości zabezpieczeń. Możliwości takie udostępniają wysokiej klasy algorytmy kryptograficzne, które obecnie można bezpośrednio wykorzystywać do projektowania złożonych systemów zabezpieczeń.
EN
The programmable processor cards make fast implementation of specialized applications possible. Their application in domains requiring a particular safeguards of data needs the use of high quality protection devices - which is possible thanks to the high quality cryptographic algorithms. At present, they can be used directly for design of the complex protection systems.
12
Implementacje blokowych algorytmów kryptograficznych w języku VHDL.
Ziębiński A., Bagiński J., Fałek K.
Studia Informatica
|
2000
|
Vol. 21, nr 1
613-628
PL
W celu poszerzenia badań prowadzonych w Instytucie Informatyki nad sprzętowym rozwiązaniem szyfranta, rozpoczęta została realizacja algorytmów IDEA i Blowfish. W artykule omówiono wyniki implementacji obydwu blokowych algorymów kryptograficznych w środowisku Active-HDL firmy Aldec.
EN
Execution of the IDEA and the Blowfish algorithms has been started in order to broaden the research into the hardware solution of cipher conducted in the Institute of Computer Science. The outcomes of implementation of both block cryptographic algorithms in the environment of Active-HDL (of Aldec) are discussed in this article.
13
Metoda certyfikacji i zastosowania algorytmów szyfrujących i deszyfrujących.
Trybicka K., Ziębiński A.
Zeszyty Naukowe. Informatyka / Politechnika Śląska
|
1999
|
z. 36
287-300
PL
W pracy przedstawiono podstawy teoretyczne metody certyfikacji i zastosowania algorytmów szyfrujących i deszyfrujących. Ideą proponowanej metody jest wykorzystanie kolejnych znaków tekstu zaszyfrowanego do generacji kluczy. Naświetlono aspekty, jakie należy poruszyć w czasie dokonywania analiz, oraz opisano niektóre metody rozwiązania wynikających problemów przy użyciu reguł matematycznych.
EN
The paper presents theoretical foundations of certifying and applications of encryption and decryption algorithms. Its main idea to use consecutive characters of the cliphertext to generate the secret keys. Same aspects that should be tacked about while during making such analyses were discussed. A few examples of solving problems using mahematical formulas were described.
14
Zagadnienia bezpieczeństwa w systemie obiegu informacji multimedialnej Urzędu Miasta Pszów.
Trybicka K., Ziębiński A.
Zeszyty Naukowe. Informatyka / Politechnika Śląska
|
1998
|
z. 34
423-436
PL
Opracowanie poświęcone jest problemom bezpieczeństwa i ochrony zasobów w rozbudowanym, multimedialnym systemie obiegu informacji. Zaakcentowano problemy związane z tworzeniem i integracją lokalnych sieci komputerowych oraz dołączeniem ich do sieci Internet; Przedstawiono metody zabezpieczenia zasobów przed atakami zewnętrznymi, jak i wewnętrznymi. Zaprezentowane rozwiązania są wdrażane w Urzędzie Miasta Pszów.
EN
Paper is devoted to problems of security of resources in a large multimedia information exchange system, with special accent given to the problems of building and integration of local area networks and connecting them to Internet. Methods for security of resources against external as well as internal attacks are presented. The solutions proposed in the paper are being implemented in municipal office of the city of Pszów.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.