PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 12

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Wpływ zabezpieczenia ładunków na bezpieczeństwo w transporcie drogowym
Jurczyk J., Kasperek J., Mellouk S., Sacharuk M.
Transport Samochodowy
|
2018
|
z. 2
33--44
PL
W artykule został podjęty temat wpływu mocowania ładunków w transporcie samochodowym na bezpieczeństwo na drodze. Wagi jednostkowe przewożonych towarów oraz rosnące natężenie ruch prowadzą do większego zagrożenia wszystkich uczestników ruchu. Natomiast skutki możliwych zdarzeń w przypadku samochodów ciężarowych są zdecydowanie poważniejsze niż w przypadku samochodów osobowych. W artykule zostały omówione regulacje prawne oraz wskazano sposoby zabezpieczania oraz mocowania ładunków.
EN
The article discusses the impact of load securing in the road transport on the road safety. Individual weights of transported goods and increasing traffic lead to a greater risk for all road users. However, the effects of possible events in the case of trucks are definitely more serious than in the case of passenger cars. The article discusses legal regulations and indicates methods of securing and fixing loads.
2
Content available Automated test system for special-purpose batteries verification
Kruszec T., Kwolek J., Szczurkowski M., Kica T., Kasperek J., Rajda P. J.
Measurement Automation Monitoring
|
2015
|
Vol. 61, No. 9
422--425
EN
The paper describes the automated test system, designed for a special-purpose batteries examination, along with some exemplary test results. It presents requirements from energy supply sources for mobile devices working in coal mines spaces and its most crucial parameters, justifies the need for deploying a proposed solution, presents its hardware and software architecture and finishes with the batteries test outputs and some observations made.
3
Implementacja sprzętowa wybranych elementów gcm-aes w układzie programowalnym na karcie netfpga
Romaszkan W., Kasperek J., Rajda P., Pacyna P., Konorski J.
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
|
2013
|
T. 21
7--19
PL
Artykuł przedstawia projekt oraz implementację modułu realizującego mnożenie w skończonym polu Galois GF(2128), przeznaczonego do pracy w szyfratorze AES-GCM. Moduł został zrealizowany w taki sposób, aby umożliwić jego implementację w układach programowalnych FPGA na kartach NetFPGA1G oraz NetFPGA10G. Uwaga skupiła się na zapewnieniu należytej minimalnej częstotliwości taktowania zegara oraz odpowiedniej szybkości przetwarzania danych, przy uwzględnieniu ograniczonych zasobów układów programowalnych.
EN
The paper reports on the design and implementation of a Galois GF(2128) multiplier for use in AES-GCM encryption module. The GF(2128) multiplier has been designed to satisfy the requirements and constraints of FPGA circuits on NetFPGA1G and NetFPGA10G development boards.
4
Content available Wysokiej klasy odtwarzacz audio
Kasperek J., Półchłopek W., Rajda P., Waszczyszyn J.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 1
70-72
PL
W pracy opisano zastosowanie układów programowalnych w audiofilskim, prototypowym odtwarzaczu muzyki. Rozwiązanie wykorzystuje zaawansowane układy audio, mikrokontroler, układ FPGA oraz karty pamięci flash jako nośnik przekazu dla dostarczania najwyższej jakości dźwięku w formacie cyfrowym bez kompresji. Dzięki wbudowanemu w układ FPGA kontrolerowi hosta karty Secure Digital, urządzenie wykorzystuje szybki transfer danych z karty i umożliwia słuchanie muzyki stereo z częstotliwościami próbkowania do 192 kHz przy 24-bitowej precyzji.
EN
The paper describes the FPGA application to the high fidelity audio-phile music player prototype. The solution uses the Secure Digital flash memory card as a media carrier and advanced audio circuits to deliver the top quality audio output from the digital uncompressed music format. The dedicated SD card host controller built in FPGA Xilinx Spartan 3 device supports the high speed SD transfer mode and allows listening to the stereo music at sampling frequencies up to 192kHz with 24-bit precision. The block diagram of the SD card host controller and its operation, including implemented SD card commands, is presented in more details. There is also a detailed description of the whole audio player architecture, from the main microcontroller, through user interfaces (LED dot matrix display module, IRed and BT interfaces, keyboard), the analogue audio stage with vacuum tubes and other dedicated devices to the sophisticated, multivoltage power supply. The player features the high definition analogue output as well as standard AES3 and S/PDIF digital outputs. The appropriate standard file system for the uncompressed music stored on the SD card and additional multimedia content is also proposed.
5
Content available Szeregowa koncepcja kamery teleskopu CTA
Kasperek J., Koryciak S., Kozioł J. J., Rajda P. J., Ziętara K.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 7
739-741
PL
W ramach European Research Area trwają prace nad konstrukcją macierzy teleskopów wykorzystujących zjawisko promieniowania Czerenkowa do obserwacji kosmosu w zakresie promieniowania o bardzo dużych energiach, rzędu 100GeV do 100TeV. Autorzy przedstawiają koncepcję budowy cyfrowej kamery teleskopu, opartej w dużej mierze na szybkich, szeregowych interfejsach danych, możliwych do implementacji w zaawansowanych układach FPGA. W artykule porównano opracowaną koncepcję z innymi, proponowanymi dotychczas. Przedstawiono również wybrane szczegóły konstrukcyjne.
EN
One of the main astrophysical topics within the European Research Area is construction of Cherenkov Telescope Array. It is destined for observations of the space in very high energy gamma radiation ranges (100GeV to 100TeV). The authors of the paper introduce a serial concept of the digital camera for the CTA telescope. The concept is based on very fast serial ports, existing in high-performance FPGAs. Serial ports are intended to be used in the design for inter-chip, as well as for inter-board communication. The paper compares the described concept with another, proposed so far. All Cherenkov observatories existing so far exploit the analog or digital data acquisition along with analog trigger circuit. Implementing the trigger circuit in the digital domain enables full reconfigurability of the camera. It allows fitting the trigger algorithm to the current needs and improving it due to the gathered experience. However, digital processing of signals from 1…2k photomultipliers in each camera induces a very complex circuit. To simplify the design there is proposed applying quad ADCs with serial outputs of 500 Mbps to 4 Gbps. It will allow reduction of the required number of PCB layers. Another proposed improvement is integration of signals, connecting clusters of 16 photomultipliers with the central board. Embedding the synchro-start signal within the clock signal, as well as transmission of all remaining data through the 2-pair, 2-way Common Serial Interface reduces the number of the required twisted pairs to only 3. Both above propositions reduce the number of cables and connectors by 9. Additionally, there are explained a few construction details of test designs.
6
Content available remote Multipurpose Radio for Railways. Construction and Applications
Kasperek J., Nikoniuk A., Rajda P.
Advances in Electronics and Telecommunications
|
2010
|
Vol. 1, no. 2
3--6
EN
This paper provides information on the construction and presents experience from the “Koliber” project: a modern multipurpose radio system for railways. The radio equipment is produced by Radionika Ltd., and was designed in cooperation with Department of Electronics, AGH University of Science and Technology. Discussed here are system architecture, technical and functional parameters, and innovative radio system applications possible thanks to its innovatory construction.
7
Content available Cyfrowy system stabilizacji obrazu
Kasperek J., Kulak P., Rajda P. J.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
584-586
PL
Dla eliminacji niepożądanych drgań kamery w sekwencji obrazów wybrano metodę korelacji fazowej, jako efektywną i dokładną metodę analizy w dziedzinie częstotliwości, bazująca na fourierowskim twierdzeniu o przesunięciu. Pomimo, że analizowanie ruchu nie jest w tej dziedzinie naturalnym sposobem, ma jednak pożądane cechy. Artykuł opisuje metodę oraz całą ścieżkę implementacji: od ewaluacji algorytmu w środowisku MATLAB, przez bitowo wierny model stałoprzecinkowy algorytmu, aż do jego sprzętowej realizacji na platformie FPGA.
EN
A typical DIS algorithm consists of the below-mentioned stages: image preprocessing, shift estimation between subsequent frames, unwanted jitter estimation and jitter compensation. To eliminate the unintended motion (jitter) in the sequence of images, a phase correlation method was taken under consideration. It is a powerful and accurate method to determine the relative shift between two signals. Using this method, the whole image is divided into several sub-images, on which phase correlation based motion estimation is performed. These sub-images are used to determine local motion vectors, represented by a vertical and horizontal component. Then, with a simple statistical analysis, an overall camera shift is estimated. The overall frame-to-frame motion consists of two components: intended camera movement (smooth, with a slow, monotonic variations from frame to frame) and unwanted motion (rapid, non-monotonic variations). Thus, temporal filtering can be applied to evaluate an unwanted jitter. Finally, the current image is compensated (framed) due to the evaluated jitter. The paper describes the method itself, as well as the whole path of its implementation: from software MATLAB evaluation of the algorithm, through the bit-accurate model of the algorithm, to the FPGA implementation. Validation of the design was carried out using real image sequences.
8
Content available remote Obwodnica Puław : Inwestycja przyjazna miastu i środowisku
Kasperek J.
Geoinżynieria : drogi, mosty, tunele
|
2008
|
nr 1
52-59
PL
Opisana została budowa obwodnicy Puław, która jest inwestycją od dawna postulowaną przez administrację drogową i oczekiwaną przez miejscową społeczność. W wyniku jej zakończenia uzyska się m.in. nowy most przez Wisłę, udrożnienie sieci komunikacyjnej Puław, wyeliminowanie z centrum miasta ruchu pojazdów z ładunkami niebezpiecznymi, poprawę powiązania drogowego krajów UE z Rosją, Ukrainą i Białorusią.
EN
The author of paper describes the ring road of Puławy - the investment demanded since years by the road administration and awaited by the local society. As a result of finishing the ring road there will be gained e.g. the new bridge cross the Vistula, improving of the transport network of Puławy, elimination of vehicles carrying dangerous loads from the centre of the town, elimination of negative impact on the local environment, removal traffic factors and especially heavy vehicles from crowded streets, increasing of functionality and reliability of road network and transport system in the district of Lublin, improvement in road connection between the countries of EU with Russia, Ukraine and Byelorussian.
9
Content available remote Obwodnica Puław - inwestycja przyjazna miastu i środowisku
Kasperek J.
Drogownictwo
|
2008
|
nr 9
283-297
PL
Latem tego roku zakończono budowę zasadniczej części obwodnicy Puław o długości ponad 5 km z mostem przez Wisłę. Most o długości 1038 m składa się 15 przęseł, w tym przęsła głównego o rozpiętości 212 m. Nowy most przejmie ruch tranzytowy ze starego bardzo wąskiego mostu.
EN
Construction of main part of Puławy bypass, 5 km long with bridge over Vistula River, were completed in the summer this year. The bridge 1038 m long is composed of 15 spans, including main span 212 m long. New bridge will take transit traffic from old very narrow bridge.
10
Content available Zintegrowany odbiornik cyfrowy spektrometru EPR
Froncisz W., Gurbiel R., Kasperek J., Kozioł J. J., Kucharzyk M., Rajda P. J.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
89-91
PL
W pracy przedstawiono koncepcję zintegrowanego, cyfrowego odbiornika spektrometru EPR (elektronowego rezonansu paramagnetycznego), przeznaczoną do realizacji w technologii SoC na platformie Virtex-II Pro. Krótko opisano środowisko eksperymentu EPR, skupiając się na interesujących aspektach projektu, m.in. wykorzystaniu wbudowanego procesora. Zaprezentowano budowę całego systemu przetwarzania danych, składającego się z: interfejsu szybkiego przetwornika analogowo-cyfrowego, jednostki wstępnego przetwarzania (akumulacji) danych oraz wbudowanego procesora PowerPC 405, realizującego końcową obróbkę danych. Omówiono interesujące szczegóły konstrukcyjne interfejsu przetwornika, strukturę bloku wstępnej akumulacji danych, blok sterownika oraz podsystem sygnałów zegarowych. Przedstawiono także architekturę nadrzędnego systemu procesorowego, opartego na mikroprocesorze PowerPC. Opisano metodologię i wykorzystane narzędzia projektowe, jak również sposób weryfikacji układu i wyniki testów.
EN
The paper describes a design of an integrated digital receiver for the Electron Paramagnetic Resonance spectrometer. The design, based on a SoC technology, utilizes the PowerPC processor embedded in the Virtex-II Pro FPGA. Description shortly introduces an experimental environment (Fig. 1), focusing on interesting FPGA design issues. Two concepts of the device are presented. The first one was developed with the use of DSP (Fig. 2), and another includes an embedded microprocessor (Fig. 3). The design of FPGA includes a digital interface for fast, 800Msps analog-to-digital converter. Another important part of the design is a digital signal preprocessing unit, allowing fast, multiple data accumulation for separation weak signals from the noise. There are also given some details on construction of dual-ported accumulation buffers, accumulation controller and clocking system. Additionally the unit provides some means to control the remaining part of a measurement device as well as the pulse stimulation generator.
11
Content available Implementacja algorytmu szkieletyzacji w układzie FPGA
Świerczek B., Kasperek J., Rajda P. J.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
75-77
PL
Artykuł przedstawia sprzętową implementację algorytmu szkieletyzacji w układzie FPGA Virtex II firmy Xilinx. Szkieletyzacja jest operacją mającą na celu wyodrębnić osiowe punkty - szkielety figur w analizowa-nym obszarze - który można zdefiniować jako zbiór wszystkich punktów równoodległych od co najmniej dwóch punktów należących do jej brzegu. Operacja szkieletyzacji jest wykorzystywana w systemie wizyjnym realizującym detekcję granic lewej komory serca na podstawie wyników badania echokardiograficznego, do wyznaczania bazy i osi głównej lewej komory. W artykule przedstawiano szczegóły implementacji, wnioski z przeprowadzonych prac a także możliwości rozwiązań zrównoleglenia algorytmu.
EN
The proposed paper presents the implementation of the image skeletonization algorithm in a high capacity Virtex II FPGA device. Presented work is a part of the image processing system dedicated to left ventricle parameters detection based on echocardiographic image data. Skeletonization is a transformation of a component of a digital image into a subset of the original component. This paper refers skeletonization algorithm defined by thinning approaches. Motivation for interest in skeletonization algorithm computation is the need to simplify the echocardiographic image shape in order to find the left ventricle main axis for further quantitative analysis - Fig. 3. Module hardware implementation details, achieved timing parameters as well as speed enhancement possibilities are discussed in the proposed text.
12
Implementacja algorytmu segmentacji metodą detekcji działów wodnych w układzie FPGA
Kasperek J., Patury R., Rajda P. J.
Pomiary Automatyka Kontrola
|
2006
|
R. 52, nr 7 bis
5--7
PL
Artykuł przedstawia implementację algorytmu segmentacji metodą detekcji działów wodnych (ang. watershed) w układzie FPGA Virtex II firmy Xilinx. Przedstawiana praca jest częścią systemu wizyjnego realizującego detekcję granic lewej komory serca na podstawie wyników badania echokardiograficznego dokonywaną w celu ilościowego opisania parametrów pracy serca. Autorzy przedstawiają implementację metody detekcji działów wodnych opartą na warunku lokalnym, dającą szansę na zrównoleglenie obliczeń i wykorzystanie możliwości obliczeniowych układów rekonfigurowalnych.
EN
The proposed paper presents the implementation of the watershed image segmentation algorithm in a high capacity Virtex II FPGA device. Presented work is a part of the image processing system dedicated to left ventricle parameters detection based on echocardiographic data. Authors present local watershed transform which gives possibilities for paralellisation and profiting from the programmable devices computing resources.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.