PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 30

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available Zwektoryzowane algorytmy obliczania Transformaty S dla środowiska wieloprocesorowego
Tariov A., Gliszczyński M.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 11
1401-1403
PL
W pracy został zaprezentowany wektoryzowany algorytm obliczania transformaty S w dwóch wariantach - w postaci sekwencyjno-równoległej pozwalającej na oszczędzenie zasobów sprzętowych oraz w postaci równoległej pozwalającej wykorzystać, nowoczesne wielordzeniowe platformy obliczeniowe. W drugim przypadku możliwa jest znaczna redukcja czasu trwania algorytmu. Obie metody mogą znaleźć zastosowanie praktyczne zależnie od oczekiwanej dokładności (rozdzielczości) i szybkości działania jak też możliwości platformy obliczeniowej.
EN
In the paper the algorithm for calculating N by N-point S Transform is presented. In a sequential, recursive option hardware resources saving is available, while on the other hand, a parallel version of the algorithm allows increasing the accuracy and reducing the time when using multi-core platforms. Two of these approaches can be implemented in practical use depending on the expected accuracy, speed and power of the hardware platform. At the beginning of the paper uses of S Transform with other similar solutions are described. Advantages and disadvantages of S Transform, which are good properties of the time-frequency analysis of non-stationary signals thanks to a movable, different sized Gaussian window, but at the same time a long computation time of the standard, sequential method, are considered. Next, the theoretical, continuous form of the transform and the discrete form with the sequential algorithm are presented. Later The main part of the work deals with synthesis of the sequential and parallel version of the algorithm in the matrix-vector form. The data flow in the algorithms in space and time is shown in Figs. 1 and 2 (for sequential and parallel approach). Finally, the computation times of two versions are compared. The advantage of the two presented approaches is simple and understandable tensor product representation which makes the implementation easy. The sequential algorithm can be used for slower platforms, where the real time analysis is not necessary, while the parallel version offers quick computation on multi-core processors.
2
Content available Mikroprocesorowa czterowirnikowa platforma latająca
Tariov A., Maciaszczyk R., Dębski I., Antosik A.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 8
836-838
PL
W pracy poruszone zostały koncepcyjne, implementacyjne oraz stosowalne aspekty projektowania miniaturowej czterowirnikowej platformy latającej. System awioniki pokładowej został zaprojektowany w oparciu o mikrokontroler AT91SAM7S256 i pozwala na autonomiczną nawigację i wymianę danymi z stacją naziemną. Ponadto osprzęt pokładowy posiada kamerę wideo, akcelerometr 3-osiowy, 3 żyroskopy 16-bitowy przetwornik analogowo-cyfrowy, 4 silniki bezszczotkowe oraz 4 regulatory.
EN
Mini and micro UAVs (Unmanned Aerial Vehicles) are very promising platforms for environment monitoring applications, because of their increased mobility in the space. The mini UAVs are intended to be used in several areas such as camera-based air-surveillance, traffic control, environmental measurements, etc. This paper describes Quadro-AKiT, a complete low-cost, autonomous quadrotor system designed for surveillance and reconnaissance applications. The Quadro-AKiT ground station is custom-made and features a graphical user interface that presents and allows the manipulation of various flight parameters. The aerial platform is a four-rotor vertical takeoff and landing (VTOL) vehicle that features the advantages of traditional helicopters with significant reduction in mechanical complexity. The onboard avionics system was designed based on the AT91SAM7S256 microcontroller and provides autonomous navigation and data exchange with the ground station. The vehicle is outfitted with a video system that provides real-time images to the system operator through the GUI. The system is being developed at the Faculty of Computer Science and Information Technology of the West Pomeranian University of Technology (Szczecin) by a team of graduate and postgraduate students under the supervision of the Department of Computer Architectures and Telecommunications.
3
Bezzałogowe pojazdy podwodne : stan obecny, potencjał biznesowy, perspektywy rozwoju
Tariov A., Kruszko S.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 10
148-156
PL
Jedną z najbardziej interesujących gałęzi robotyki, posiadającą ogromny potencjał biznesowy, są bezzałogowe pojazdy podwodne UUV (Unmanned Underwater Vehicle). W ciągu ostatnich trzydziestu lat stworzono ponad dziewięć tysięcy tego typu obiektów, mających zastosowanie w pracach ratunkowych, badawczych oraz militarnych. Dynamika rozwoju tej grupy pojazdów spowodowana jest w dużej mierze postępem technologicznym, jaki dokonał się na przestrzeni tych lat, zwłaszcza w dziedzinie technik telekomunikacyjnych oraz informatycznych. Ze względu na szerokie spektrum zastosowań tych obiektów warto przyjrzeć się im bliżej, ogólnym trendom oraz kierunkom rozwoju badań towarzyszącym przy ich projektowaniu, zatem celem przedstawionego artykułu jest omówienie stanu obecnego oraz perspektyw rozwoju UUV na podstawie systematyzacji wiedzy dotyczącej tej kategorii obiektów.
EN
One of the most interesting branch of robotics, which has huge business potential, are Unmanned Underwater Vehicles (UUV). Over the last thirty years more than nine thousand objects of this type have been created, applicable in rescue, research and military field. The dynamics of this vehicles' development is caused in large part by technological progress that has been made over the years, especially in the field of telecommunications and information technology. Due to the wide range of applications of these objects should look at them closely, the general trends and directions of development and research associated with their design, therefore the purpose of the article is to discuss the current situation and development prospects of UUV based on systematic knowledge about this category of objects.
4
Content available remote Zracjonalizowany algorytm mnożenia dwóch kwaternionów
Tariov A., Tariova G.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 9
137-140
PL
W pracy został przedstawiony syntezowany przez autorów zracjonalizowany algorytm mnożenia dwóch kwaternionów wymagający w najbardziej ogólnym przypadku wykonania mniejszej liczby operacji mnożenia w stosunku do bezpośredniego, naiwnego sposobu liczenia.
EN
The rationalized algorithm for two quaternion multiplication which require in the common case of a fewer number of multiplication operations then naive way of computing is presented.
5
Content available Aspekty algorytmiczne redukcji liczby bloków mnożących w układzie do obliczania iloczynu dwóch kwaternionów
Tariova G., Tariov A.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 7
688-690
PL
W pracy został przedstawiony zracjonalizowany algorytm mnożenia dwóch kwaternionów wymagający wykonania mniejszej liczby operacji mnożenia i dodawania, niż dowolny ze znanych autorom "szybkich" algorytmów tego typu. Pozwala to przy implementacji zmniejszyć nakłady obliczeniowe lub zapotrzebowanie na zasoby sprzętowe oraz stworzyć dogodne warunki do efektywnej realizacji operacji mnożenia dwóch kwaternionów w dowolnym sprzętowo-programowym środowisku implementacyjnym.
EN
In the paper the rationalised algorithm for two quaternion product calculating with the reduced number of arithmetic operations (or multipliers and adders - in hardware implementation case) is presented. The computing of quaternion product in the naive way, using the definition, takes 16 multiplications and 12 additions, while the proposed algorithm can compute the same result in only 8 multiplications and 28 additions. This approach allows lowering hardware expenses and creates favorable conditions for effective convolution realisation on the reprogrammable platform. The computational procedure for quaternion multiplication is described in matrix notation. This notation enables adequate representation of the space-time structures of an implemented computational process and directly maps these structures into the hardware realisation space. The proposed structure can be successfully applied to accelerate calculations on FPGA based platforms as well as enhance the efficiency of hardware in general.
6
Content available Aspekty algorytmiczne organizacji układu do mnożenia długich operandów
Gliszczyński M., Tariov A.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 10
1130-1132
PL
W pracy została zaprezentowana zracjonalizowana struktura algorytmiczna do obliczania iloczynu dwóch operandów N-elementowych ze zredukowaną liczbą układów mnożących i sumatorów dla dowolnej dużej wartości. Pozwala to przy implementacji zmniejszyć nakłady obliczeniowe lub zapotrzebowanie na zasoby sprzętowe oraz stworzyć dogodne warunki do efektywnej realizacji operacji mnożenia dużych liczb w dowolnym sprzętowo-programowym środowisku implementacyjnym.
EN
In the paper the fast algorithm for two long, N-digits numbers multiplication with reduced number of multipliers and adders for any large value is presented. In the first paragraph a theoretical problem with known solutions is presented. While naive N-bits numbers multiplication requires N×N fragmentary, one-bit multiplications, the Karatsuba approach using simple transformations (1-3) and recursion provides smaller complexity. There are also described other, faster algorithms of more complicated structure (Toom-3, Schönhage-Strassen). The algorithm presented in this paper is based on the Karatsuba method because of its simplicity. In the second paragraph there is given the synthesis of a matrix-based, tensor product algorithm for large operand multiplications with no recursion needed. All matrix constructions are predefined. Next, the graph-structural models of the algorithm with time/space flow of data for N=2 and N=4 are shown (Figs. 1, 2). At the end, estimation of the number of multipliers and adders according to the operands length, supported by Table 1, is discussed (11, 12). The advantages of the new algorithm are simple and clear matrices-based construction, easy implementation, no need of recursion, possibility of parallel execution and reduced number of multipliers. Next problem to consider is profitability of the proposed approach in multi-core hardware implementation depending on N value.
7
Content available A computation algorithm for Strassen's matrix multiplication
Tariov A., Gliszczyński M.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 7
691-693
EN
In the work the vectorized algorithm for Strassen's matrix product calculating is presented. Unlike the proposed in other works "some recommendations" relating to the Strassen's matrix multiplication implementation, we offer specific computational procedures that allow correctly describe the entire sequence of transformations needed to obtain the final result. The proposed algorithm can be successfully applied to accelerate calculations in the FPGA-based platforms.
PL
W pracy został przedstawiony wektoryzowany algorytm wyznaczenia iloczynu macierzowego Strassena. W odróżnieniu od poruszanych w innych publikacjach wybranych uwag dotyczących realizacji metody Strassena w niniejszej pracy zaproponowane są konkretne procedury, opisujące cały proces obliczeniowy i pozwalające na podstawie wykonania skończonej liczby etapów przetwarzania danych wejściowych otrzymać wynik końcowy. Została roztrząśnięta synteza proponowanego algorytmu oraz pokazana postać stosownego grafu przepływowego dla przykładu mnożenia macierzy drugiego rzędu. Zaproponowany algorytm może być sukcesywnie zastosowany do przyspieszonej realizacji obliczeń w platformach FPGA oraz zaimplementowany w wybranym środowisku sprzętowym. Niewątpliwym atutem odróżniającym przedstawione rozwiązanie od tradycyjnego algorytmu jest również brak rekurencji obliczeń, co daje dodatkowy zysk przy zrównolegleniu procesu wyznaczenia iloczynu.
8
Aspekty algorytmiczne organizacji jednostki procesorowej do mnożenia liczb Cayleya
Tariov A., Tariova G.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 11
104-108
PL
W artykule zostały przedstawione aspekty algorytmiczne organizacji dedykowanej jednostki obliczeniowej przeznaczonej do przyspieszenia procedury wyznaczania iloczynu dwóch liczb Cayleya (oktonionów), reprezentujących obok kwaternionów rozszerzenie algebry liczb zespolonych. Atutem proponowanej struktury jest zredukowana dwukrotnie liczba bloków mnożenia względem naiwnej metody implementacji owej operacji. Przy syntezie omawianej struktury algorytmicznej została zastosowana reprezentacja macierzowa operacji mnożenia oktonionów, co pozwala przedstawić mnożenie liczb Cayleya za pomocą iloczynu wektorowo-macierzowego. Uwzględnienie pewnych relacji pomiędzy elementami tej macierzy pozwala zmniejszyć liczbę operacji mnożenia niezbędnych do realizacji procedury mnożenia oktonionów.
EN
In work the rationalized algorithmic structure of processing unit for Cayley numbers product calculating with the reduced number of multiplications is presented. Since multiplier requires much more hardware than adder, fewer multiplications imply law power. Therefore, reducing the number of multiplications in VlSI processors design is usually a desirable task. This approach allows to lower hardware expenses and creates favorable conditions for effective convolution realization in the reprogrammable platform. The computational procedure for Cayley numbers multiplication is described in matrix notation. This notation enables us to represent adequately the space-time structure of an implemented computational process and directly maps this structure into the hardware realization space. The proposed structure can be successfully applied to accelerate calculations in FPGA based platforms as well as enhance efficiency of hardware in general.
9
Content available Szybki algorytm splotu kołowego dla N = 2^m
Gliszczyński M., Tariov A.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
566-568
PL
W pracy został przedstawiony szybki algorytm liczenia splotu kołowego N-elementowych wektorów danych ze zredukowaną liczbą operacji arytmetycznych (lub układów mnożących i sumatorów, jeśli chodzi o implementację sprzętową) w przypadku, gdy N=2^m, m - liczba całkowita. Pozwala to przy implementacji zmniejszyć nakłady obliczeniowe lub zapotrzebowanie na zasoby sprzętowe oraz stworzyć dogodne warunki do efektywnej realizacji operacji splotu kołowego w dowolnym sprzętowo-programowym środowisku implementacyjnym.
EN
In the work the fast algorithm for 2n-point circular convolution calculating with the reduced number of arithmetic operations (or multipliers and adders - in hardware implementation case) is presented. Computational procedure for describing the algorithm, based on the successful decomposition of the circulant matrix of arbitrary order is shown. This approach allows to lower hardware expenses and to create favorable conditions for effective convolution realization in the reprogrammable platform. Computational procedure for circular convolution realization can be described by means of matrix algebra notation. Matrix algebra offers not only a formalism for describing the algorithm, but it enables the derivation by pure algebraic manipulations of an algorithm that is well suited to be implemented in vector and matrix digital signal processors with various levels of parallelism. In addition, the mentioned procedures can be directly used for easy implementation in matrix-oriented languages like Matlab.
10
Racjonalizacja obliczeń: jedność i walka przeciwieństw
Tariov A.
Metody Informatyki Stosowanej
|
2009
|
nr 4 (21)
127-133
PL
W artykule zostały poruszone różnorakie aspekty rozwojowe problemu racjonalizacji obliczeń. Wskazano na dialektyczną naturę rozwoju techniki racjonalizacji obliczeń, ewoluującego w procesie walki i jedności przeciwieństw. Należałoby jednak jeszcze raz zwrócić uwagę na to, iż przy realizacji rozmaitych zadań racjonalizacji obliczeń niemożliwe jest wynalezienie jedynego rozwiązania, spełniającego wszystkie, niekiedy sprzeczne wymagania. Na przykład, mimo niewątpliwej efektywności zrównoleglenia obliczeń, nie należy przeceniać jego znaczenia. Zrównoleglenie obliczeń nie może stanowić „celu w sobie” – jest ono tylko jednym z wielu sposobów podniesienia wydajności urządzeń przetwarzania danych. Oczywistym jest również fakt, iż każde z proponowanych przez projektanta lub producenta rozwiązań może okazać się efektywnym z punktu widzenia jednych kryteriów i słabo lub wcale nieefektywnym pod kątem innych. Co więcej: można stwierdzić istnienie pewnej „zasady zachowania”, czasem stwarzającej sytuację, gdy optymalizacja projektu pod kątem jednego parametru może spowodować utratę optymalności pod kątem innego. Na przykład optymalizacja procesu przetwarzania danych w celu przyspieszenia obliczeń pod kątem minimalizacji liczby mnożeń może spowodować taki wzrost liczby operacji dodawania lub na tyle skomplikować procedury transferu danych oraz sterowania zasobami operacyjnymi, iż cały ten wysiłek pójdzie na marne. Tutaj jednak należy podkreślić, że żadne urozmaicenie istniejących podejść do racjonalizacji obliczeń nie może stać się argumentem do przerwania poszukiwania nowych rozwiązań, możliwe bardziej efektywnych z punktu widzenia wcześniej nieuwzględnionych kryteriów. Dlatego ma prawo istnieć dowolne racjonalne podejście do rozwiązywania aktualnego problemu, ponieważ każdy nowy pogląd, każde nowe rozwiązanie nawet dobrze znanego tradycyjnego zadania, stymuluje rozwój teorii i praktyki, poszerza oraz pogłębia naszą wiedzę w odpowiedniej dziedzinie nauki lub techniki i, chociażby pod tym względem, jest pożytecznym.
EN
The paper drew attention to the dialectic nature of the dynamics of development in the area of streamlining computations. Pointed out that progress in the rationalization of computing is evolving, based on the known principle of unity and struggle of opposites. Existence of certain "law of conservations ", which makes impossible optimization of all parameters of calculation simultaneously is also noted.
11
Aspekty algorytmiczne wyznaczania współczynników wielomianu Reeda-Mullera na podstawie trókąta Pascala
Tariova G., Tariov A.
Metody Informatyki Stosowanej
|
2009
|
nr 1 (18)
119-124
PL
W artykule opisano własności algorytmiczne organizacji sieci logicznej do wyznaczania współczynników wielomianu Reeda-Mullera na podstawie trójkąta Pascala. Pod kątem złożoności proponowane rozwiązanie lokuje się pomiędzy metodą bezpośredniego wyznaczania tych współczynników za pomocą iloczynu macierzowo-wektorowego oraz algorytmem na podstawie szybkiej transformaty koniunkcyjnej. Oznacza to, że uzyskana ostatecznie struktura jest mniej skomplikowana niż w przypadku realizacji metody bezpośredniej, oraz wymaga przy sprzętowej implementacji mniej elementów logicznych. Natomiast w porównaniu do struktury opartej na realizacji „szybkich” algorytmów wymaga ona więcej elementów logicznych, posiadając jednak bardziej regularną oraz prostszą strukturę. Cechą charakterystyczną proponowanego podejścia jest to, że w razie obecności na wejściach sieci logicznej wszystkich wartości funkcji boolowskich, odpowiednie wartości współczynników wielomianu Reeda-Mullera mogą być po kolei wyznaczone w trakcie realizacji procesu przetwarzania danych po rozpoczęciu każdej kolejnej iteracji. Natomiast w przypadku sekwencyjnego sposobu realizacji procesu obliczeniowego odpowiednie wartości współczynników tego wielomianu mogą być wyznaczone w trakcie nadchodzenia kolejnych wartości funkcji boolowskich, nie oczekując na obecność całego wektora danych na wejściach sieci. Tych walorów nie posiadają obydwie wspomniane metody, służące w tej pracy za punkt odniesienia. Wszystko to sprawia, że zaprezentowane w artykule podejście stanowi w pełni konkurencyjne rozwiązanie w stosunku do rozwiązań porównywanych.
EN
In the paper the approach to the rational organization of logical network structure for simplified calculation of Reed-Muller polynomial coefficients with the reduced number of logical operation (EXOR gates or modulo-2 adders - in hardware implementation case) is presented.
12
Szybki algorytm dyskretnej transformacji Gabora
Bonikowski Ł., Tariov A.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 6
57-62
PL
W pracy został przedstawiony szybki algorytm dyskretnej transformacji Gabora. W porównaniu ze znanymi algorytmami realizującymi tę transformację za pomocą dualnych okien biortogonalnych, proponowany algorytm wyróżnia się mniejszą liczbą operacji arytmetycznych niezbędnych do wyznaczania współczynników rozwinięcia Gabora w sytuacjach doboru stosunkowo dużej liczby przedziałów w czasie M. Ponieważ dyskretna transformata Gabora pozwala dobierać dokładność reprezentacji sygnału na podstawie kompromisu pomiędzy jego rozdzielczością w domenie czasu a częstotliwości, to i wielkość zysku obliczeniowego (stopy redukcji liczby operacji arytmetycznych) jest zmienna. Jednak nawet w najgorszym przypadku najmniejszy zysk jest co najmniej dwukrotny w stosunku do niezoptymalizowanej wersji transformaty.
EN
In this work the fast algorithm of discrete Gabor transform (DGT) is presented. In comparison with well-known DGT algorithms based on biorthogonal dual windows the offered algorithm requires fower arithmetical operations in case of a high-resolution in time. It is known that DGT allows changing accuracy of time-frequency signal representation with the help of compromise between accuracy of representation of this signal in time and in frequency. As resolution of signal rep resentation can be controlled, also the computational cost (number of arithmetical operations) of proposed algorithm is changed. However, even in the worst case the computational cost of presented algorithm is twice smaller than computational cost of nonoptimized version of this transform.
13
Content available Struktura algorytmiczna jednostki procesorowej do realizacji operacji splotu liniowego
Tariov A., Tariova G.
Pomiary Automatyka Kontrola
|
2008
|
R. 54, nr 8
572-574
PL
W pracy została przedstawiona koncepcja organizacji struktury jednostki obliczeniowej dla realizacji operacji splotu liniowego ze zredukowaną liczbą mnożeń (lub układów mnożących w przypadku implementacji sprzętowej). Pozwala to zmniejszyć nakłady obliczeniowe, zapotrzebowanie na zasoby sprzętowe oraz stworzyć dogodne warunki do efektywnej realizacji operacji splotu liniowego w układzie reprogramowalnym.
EN
In work the approach to the rational organization of algorithmic structure of the processor unit for realization of basic operation of linear convolution with the reduced number of multiplication (or multipliers - in hardware implementation case) is presented. This approach allows to lower hardware expenses and creates favorable conditions for effective convolution realization in the reprogrammable platform.
14
Zwektoryzowane algorytmy wyznaczania iloczynów trzech macierzy
Tariov A., Tariova G.
Metody Informatyki Stosowanej
|
2008
|
nr 3 (Tom 16)
247--255
EN
The algorithms of triple matrix product (TMP) realization are proposed in vectormatrix notation. This approach enables us to represent adequately the space-time structures of an implemented computational process and directly maps these structures into the hardware and software realization space. Thus, proposed representation offers not only a formalism for describing the algorithm, but it enables the derivation by pure algebraic manipulations of an algorithm that is well suited to be implemented in vector and matrix digital signal processors with various levels of parallelism.
15
Szybki algorytm realizacji bazowej operacji wyznaczania średniej kroczącej
Tariov A.
Metody Informatyki Stosowanej
|
2008
|
nr 2 (Tom 15)
117-123
EN
The effective algorithm of realization of basic operation for calculation of a simple moving average is described. For realization of calculations the. algorithm requires only L operations of multiplication and 2(L-l) operations of additions.
16
Strategie recjonalizacji obliczeń przy wyznaczaniu iloczynów macierzowo-wektorowych
Tariov A.
Metody Informatyki Stosowanej
|
2008
|
nr 1 (Tom 13)
147-158
EN
Strategies of rationalization of computing of constant coefficient matrix by vector multiplication are offered. The concrete example of synthesis of fast algorithm, for matrix by vector multiplication is considered. The offered example allows tracking all stages of construction of the algorithm rationalized from point of view number multiplication minimization.
17
Efektywne algorytmy wyznaczania wyrażenia postaci Y=(AÄB)X
Tariova G., Tariov A.
Metody Informatyki Stosowanej
|
2008
|
nr 4 (Tom 17)
221--229
EN
The two algorithms of Y=(AÄB)X expression realization with reduced number of arithmetic operations are proposed.
18
Algorytmy wielopoziomowej dekompozycji i rekonstrukcji falkowopodobnej danych 2D
Majorkowska-Mech D., Tariov A.
Metody Informatyki Stosowanej
|
2008
|
nr 1 (Tom 13)
93-103
PL
W artykule zostały przedstawione procedury falkowopodobnej wielopoziomowej dekompozycji oraz rekonstrukcji obrazu. W odróżnieniu od dekompozycji falkowej obraz jest w przedstawionej metodzie dekomponowany bezpośrednio na wybrany poziom k. Pozwala to, pod warunkiem zastosowanie szybkich algorytmów wyznaczania transformat w klasycznych dyskretnych bazach ortogonalnych, przyspieszyć proces realizacji wielopoziomowej dekompozycji sygnału w stosunku do tradycyjnej dekompozycji falkowej, zwłaszcza jeśli poziom dekompozycji jest wysoki.
EN
In this article the vector-matrix computational procedures describing original algorithms of multilevel decomposition and re-construction of two-dimensional data arrays are presented. The difference is in a data filtration approach. In described method data filtration is realized in discrete orthogonal bases domain instead of the traditional one using in wavelet method. The proposed procedures of multilevel decomposition and reconstruction, if large, arsenal of fast algorithms of transforms computation in orthogonal bases is used, allows reducing number of arithmetic operations comparing with traditional wavelet method approach and accuracy of data representation is kept.
19
Wielopoziomowa reprezentacja sygnału za pomocą pakietów falkowopodobnych przy zastosowaniu macierzy różnych transformacji ortogonalnych
Majorkowska-Mech D., Tariov A.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 12
135-140
PL
W artykule zostały przedstawione procedury obliczeniowe reprezentujące algorytmy wielopoziomowej dekompozycji i rekonstrukcji sygnałów. Reprezentacja otrzymywana według tych procedur ma cechy podobne do reprezentacji otrzymanej metodą pakietów falkowych, jednak do jej uzyskania wykorzystywane są macierze dyskretnych transformacji ortogonalnych a nie schemat Mallata filtracji falkowej. Złożoność obliczeniowa przedstawianej metody rozumiana jako liczba operacji arytmetycznych niezbędnych do wyznaczenia reprezentacji jest mniejsza niż dla metody pakietów falkowych. Wielopoziomowa dekompozycja i rekonstrukcja sygnałów, w tym obrazów, za pomocą przedstawionych procedur daje możliwości kompresji zbliżone do metody pakietów falkowych, a czasem nawet lepsze.
EN
The computational procedures which are representing multiresolution decomposition and reconstruction algorithms are presented. The representation obtained with use of offered procedures has features similar to traditional wavelet packets representation, but uses instead of the well known Mallat scheme of a wavelet filtration, a filtration in the discrete orthogonal transform domain. A computational complexity of the offered method, which is treated as a number of arithmetical operations necessary to getting the representation, is smaller than complexity of the wavelet packets method. The multilevel decomposition and reconstruction of signals and images by means of offered procedures, gives a compression characteristics close to wavelet packets method, sometimes even better.
20
Procedury wielopoziomowej dekompozycji i rekonstrukcji danych 2D za pomocą pakietów falkowopodobnych
Majorkowska-Mech D., Tariov A.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 2
48-52
PL
Przedstawiono wektorowo-macierzowe procedury obliczeniowe reprezentujące nowe algorytmy wielopoziomowej dekompozycji i rekonstrukcji danych dwuwymiarowych na podstawie zmodyfikowanej metody pakietów falkowych. Różnica polega na tym, że zamiast tradycyjnego podejścia do filtracji danych stosowanego w znanej metodzie pakietów falkowych, filtrację w tym przypadku zaproponowano realizować w dziedzinie dyskretnych baz ortogonalnych. Wielopoziomowa dekompozycja oraz rekonstrukcja za pomocą zaproponowanych procedur pozwala, pod warunkiem zastosowania obszernego arsenału szybkich algorytmów obliczania transformat w bazach ortogonalnych, na redukcję liczby operacji arytmetycznych w porównaniu z metodą tradycyjnych pakietów falkowych przy zachowaniu dokładności reprezentacji danych.
EN
The vector-matrix computational procedures describing original algorithms of multilevel decomposition and reconstruetion of two-dimensional data arrays, based on modified wavelet packets technique are presented in this article. The difference is in a data filtration approach. In described method data filtration is realized in discrete orthogonal bases domain instead of the traditional one using in wavelet packet method.The proposed procedures of multilevel decomposition and reconstruetion, if large arsenał of fast algorithms of transforms computation in orthogonal bases is used, allows to reduce number of arithmetic operations in comparison with traditional wavelet packet approach and aceuracy of data representation is kept.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.