Wyniki wyszukiwania - BazTech

1

Systemy elektroniczne dla toru odczytu danych w eksperymencie CBM

Gumiński M., Zabołotny W., Byszuk A., Kasprowicz G., Poźniak K., Romaniuk R., Kasiński K., Szczygieł R., Otfinowski P., Kłeczek R., Zubrzycka W.

Elektronika : konstrukcje, technologie, zastosowania

|

2018

|

Vol. 59, nr 5

8--17

PL

CBM jest nowym eksperymentem fizyki wysokich energii (HEP) budowanym w celu badania stanów materii o bardzo dużej gęstości. Artykuł przedstawia budowę i rozwiązania technologiczne systemu akwizycji danych (DAQ), ze szczególnym uwzględnieniem rozwiązań opracowanych przez autorów artykułu. Przedstawiono ogólną budowę systemu systemu detektorowego oraz systemu akwizycji danych. Omówiono platformę sprzętową używaną w eksperymencie, w tym dwa kluczowe elementy: specjalizowany układ scalony STS-XYTER2 oraz płytę AFCK zaprojektowaną wg. standardu μTCA. Przybliżono zagadnienia związane z transmisją danych: opracowany projekt wsadu dla układów FPGA, protokoły transmisji danych, algorytm sortowania próbek oraz oprogramowanie sterujące torem odczytu. Nakreślono również planowane prace oraz kierunki rozwoju projektu łącznie z czynnikami motywującymi zmiany.

EN

CBM is a new high energy physics (HEP) built to study new states of matter of very high density. Article presents architecture and design features of data acquisition (DAQ) chain, with special consideration given to author’s achievements. General architecture of detector and data acquisition systems was outlined. Hardware platform of the experiment was presented, including key elements: STS-XYTER2 chip and μTCA compliant AFCK board. Various topics related to data transmission were depicted: FPGA design, data transmission protocols, data sorting algorithm and software used to control the DAQ chain. Finally, plans of future work are mentioned together with decisive factors.

2

Prototyp układu scalonego z dwustopniowym przetwarzaniem impulsu dla potrzeb niskomocowego pomiaru czasu wystąpienia zdarzenia i amplitudy ładunku wejściowego

Kasiński K., Kłeczek R.

Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska

|

2014

|

nr 1

72--75

PL

Artykuł prezentuje prototyp układu scalonego ASIC przeznaczonego do współpracy z krzemowymi detektorami o dużej pojemności. Mierzonymi wartościami są czas wystąpienia zdarzenia jak i ilość zdeponowanego ładunku. Celem zaprojektowanego układu jest obserwacja wpływu pojemności detektora (do kilkudziesięciu pF) na pracę i parametry dwustopniowego układu elektroniki front-end opartego koncepcyjnie o metodę przetwarzania typu Time-over-Threshold.

EN

This paper presents the prototype of the application specific integrated circuit designed for a silicon detector with large capacitance. The measured quantities are: the interaction time and the deposited charge. The aim of this project is to observe the influence of increasing sensor capacitance (up to tens of pF) on operation and performance of the dual-stage analog front-end electronics based on the concept of the Time-over-Threshold processing method.

3

Komparator do generacji znaczników czasowych w układach odczytowych dla detektorów paskowych

Kasiński K.

Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska

|

2013

|

nr 1

25--28

PL

Artykuł prezentuje projekt niskomocowego komparatora przygotowanego dla potrzeb nadawania znaczników czasowych w wielokanałowym scalonym układzie odczytowym do detektorów paskowych. Przedstawione zostały: zarys analogowego układu front-end z dwutorowym przetwarzaniem, czynniki ograniczające dokładność wyznaczania znacznika czasowego oraz dokładny projekt 3-stopniowego komparatora zoptymalizowanego dla docelowej aplikacji.

EN

This paper presents the design of a low-power comparator for timestamping purposes in multichannel integrated circuit for silicon strip detectors’ readout. A brief introduction to an analog front-end electronics with two signal paths is presented. Moreover, issues regarding accuracy of timestamp determination and details of 3-stage comparator architecture are included.

4

Design of the integrated dual stage charge sensitive amplifier

Kasiński K, Kłeczek R

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 12

28-31

EN

This paper presents a dual stage charge sensitive amplifier designed for long silicon strip detectors. It allows to obtain a linear transfer characteristics of the Time-over-Threshold processing using a constant current feedback for input charge pulse and its arrival time measurements when working with large capacitance sensors (at the order of tens pF). The paper includes details of architecture and simulation results. Moreover, a study towards implementation of switchable amplifier’s bandwidth for enhanced charge measurements is presented.

PL

Artykuł prezentuje dwustopniowy wzmacniacz ładunkowy zaprojektowany do pracy z długimi krzemowymi detektorami paskowymi. Umożliwia on uzyskanie liniowej charakterystyki przetwarzania typu Time-over-Threshold z rozładowaniem prądem stałym przy pracy z sensorami o dużej pojemności (np. 30 pF). Artykuł zawiera szczegółowy opis architektury i wyników symulacyjnych. Ponadto, przedstawione zostały badania w kierunku wykorzystania wzmacniacza z przełączalnym pasmem w celu podwyższenia dokładności pomiaru ładunku.

5

Wpływ szeregowej rezystancji przewodów oraz półprzewodnikowych detektorów paskowych na parametry szumowe układu detekcyjnego

Kasiński K., Szczygieł R.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 3

61-64

PL

Celem pracy jest analiza wpływu szeregowej rezystancji półprzewodnikowych detektorów paskowych oraz przewodów na parametry szumowe układu detekcyjnego. Ponadto przeanalizowano wpływ złożoności modelu zarówno detektora jak i przewodu na dokładność odwzorowania tych parametrów. Autorzy pracują nad układem scalonym do odczytu krzemowych detektorów paskowych dla potrzeb detektora STS (Silicon Tracking System) w eksperymencie CBM (Compressed Baryonic Matter) w ośrodku GSI (Geselschaft fuer Schwehrionenforschung) w Niemczech. Analiza będąca przedmiotem tej pracy pomoże w doborze optymalnych pod kątem szumowym konstrukcji zarówno detektora, jak i przewodów łączących elektronikę odczytu z detektorem. Na potrzeby pracy przygotowano po 3 modele detektora i przewodu różniące się stopniem złożoności. Przedstawiono modele od prostych, dyskretnych opartych o układ R-C, przez nieco bardziej złożone oparte o rozproszone sekcje R-C aż do skomplikowanych rozproszonych modeli uwzględniających budowę przestrzenną detektora czy przewodu w płaszczyźnie poprzecznej. Od strony technologicznej, przygotowano kilka wariantów możliwych do wykonania detektorów oraz przewodów. Jako układ odczytowy zastosowano model analogowego front-end'u układu TOT02. Jest to układ wykonany w technologii UMC 180 nm dedykowany do odczytu krzemowych detektorów paskowych o dużej pojemności. Wykorzystuje on metodę Time-over-Threshold do pomiaru zdeponowanego ładunku, co pozwala na obniżenie poboru mocy. Układ ten został zaprojektowany w Katedrze Metrologii AGH, jako układ prototypowy właśnie dla detektora STS.

EN

The aim of this study is to analyze the impact of series resistance of semiconductor strip detectors and wires on the noise performance of the system. Moreover, the influence of the model complexity of both detector and cable on accuracy of the simulation. The authors are also working on an integrated circuit for silicon strip detector readout ASIC for the STS (Silicon Tracking System) detector in the CBM experiment (Compressed Baryonic Matter) at the GSI (Geselshaft fuer Schwehrionenforschung), Germany. Presented analysis will help in choosing the optimal structure of both detector and cable in order to achieve the best noise parameters. For this purpose three different simulation models were prepared for both detectors and cables varying in complexity. The models present different approaches, from lumped R-C, through distributed R-C model up to complex distributed model taking into account the spatial structure of the device also in transverse plane. From technological side, several variants of detector and wire construction were prepared. As a readout circuit a model of analog front-end from TOT02 ASIC has been used. It is an integrated circuit fabricated in UMC 180 nm CMOS process dedicated for silicon strip detectors readout with large capacitance. It implements the Time-over-Threshold methodology for the charge measurement which allows for significant power consumption reduction. This circuit has been designed in the Department of Measurement and Instrumentation at the AGH-UST as a prototype ASIC for the STS detector.

6

System do testowania specjalizowanych układów scalonych do odczytu detektorów paskowych

Kasiński K.

Pomiary Automatyka Robotyka

|

2011

|

R. 15, nr 7-8

70-74

PL

Artykuł przedstawia wybrane metody testowania specjalizowanych układów scalonych (ASIC) do odczytu paskowych detektorów krzemowych pod kątem ekstrakcji wybra-nych parametrów toru analogowego z uwzględnieniem zarówno stosowanego sprzętu, jak i oprogramowania. Jako przykładową aplikację wybrano system testowy dla układu ASIC TOT01, wyprodukowanego jako układ prototypowy dla potrzeb detektora STS w eksperymencie CBM. Prezentowany system służy do pomiaru ilości energii zdeponowanej w detektorze krzemowym wskutek interakcji z cząstką lub kwantem promieniowania z wykorzystaniem metody time-over-threshold. W każdym kanale układu TOT01 zmajdują się m.in. wzmacniacz ładunkowy, dyskryminator z histerezą oraz korekcyjny układ cyfrowo-analogowy. Odpowiedni dobór sprzętu pomiarowego, niskoszumnych zasilaczy i generatorów oraz zapewnienie ich zdalnej pracy pod nadzorem dedykowanego oprogramowania są bardzo ważne. Niewielkie wymiary samego układu (1,5 × 3,4 mm2) oraz mnogość wyprowadzeń (81), obecność domen niskoszumnych analogowych oraz cyfrowych, konieczność podłączenia układu do detektora krzemowego i zapewnienia możliwości pracy całego systemu w warunkach promieniowania X nakładają również bardzo wysokie wymagania na obwód drukowany.

EN

This paper presents selected methods of testing the application-specific integrated circuits for silicon strip detector readout with the emphasis on the analog parameter's extraction, equipment and software tools used. As an example application the TOT01 ASIC test system (prototype IC for the STS detector at the CBM experiment) has been selected. Its functionality includes measurement of the energy deposited in the silicon detector as a result of its interaction with a particle of radiation photon. The circuit implements the time-over-threshold method. Its internal structure comprises of charge-sensitive amplifier, discriminator with hysteresis and trimming digital-analog converter. Proper selection of the measurement equipment, low-noise power supplies and generators together with their remote operation under the supervision of dedicated software is very important. The small size of the ASIC's die (1.5 x 3.4 mm2), the pin-count (81), presence of multiple, mixed-signal power domains, the need to connect the IC to the silicon detector and the system operation in the presence of X-rays impose also very significant requirements for the printed circuit board.

7

Selected solutions in printed circuit boards for silicon detector readout integrated circuits testing

Kasiński K.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 12

78-80

EN

The design of the PCBs (Printed Circuit Board) for testing naked die in tegrated circuits involves a series of tradeoffs. On the one hand the test setup should be as flexible as possible to provide means to diagnose or debug it during the first start-up, slightly modify the circuit for the second-step testing and should be accessible for an easy probe connection etc. On the other hand the circuit should be interference-proof and fully exploit the ASIC's capabilities. Enough to say that poorly designed PCB for the mixed-signal low-power, low-noise integrated circuit can successfully compromise the possible good noise-performance. This paper presents some solutions implemented by the author in test PCBs for the silicon detector readout integrated circuits designed at the AGH-UST ASIC design group.

PL

Projektowanie obwodów drukowanych (PCB) do testowania układów scalonych w formie nagich kości wiąże się z wieloma kompromisami. Z jednej strony zestaw testowy powinien maksymalnie elastyczny aby ułatwić diagnozowanie i usuwanie usterek w trakcie pierwszego uruchomienia, modyfikację już uruchomionego obwodu dla kolejnych serii testów a także powinien umożliwiać łatwy dostęp dla narzędzi laboratoryjnych (sond oscyloskopowych, podłączenia multimetru itp.). Z drugiej jednak strony obwód powinien być odporny na zakłócenia oraz umożliwić osiągnięcie maksymalnej wydajności przez testowany obwód. Niepoprawnie zaprojektowany obwód (szczególnie dla niskoszumnych obwodów o niskiej mocy) potrafi znacząco pogorszyć wydajność nawet najlepszego układu scalonego. Artykuł ten prezentuje wybrane rozwiązania zastosowane przez autora w obwodach do testowania układów scalonych do odczytu krzemowych detektorów które zaprojektowane zostały w Katedrze Metrologii AGH.

8

Projekt scalonego wzmacniacza ładunkowego na potrzeby przetwarzania typu Time-over-Threshold

Kasiński K., Szczygieł R.

Pomiary Automatyka Kontrola

|

2010

|

R. 56, nr 9

1043-1046

PL

Praca przedstawia projekt scalonego wzmacniacza ładunkowego zaprojektowanego dla aplikacji w układzie do odczytu detektorów paskowych w eksperymencie fizyki wysokich energii wykorzystującego przetwarzanie typu Time-over-Threshold. Zastosowane rozwiązania zostały zapożyczone z układów pikselowych. Projekt wykonano dla technologii United Microelectronics Corporation 180 nm. Zaprojektowany wzmacniacz charakteryzuje się niskim poborem mocy, niskimi szumami a także bardzo szerokim zakresem liniowej pracy zachowując swoje właściwości dla obu polarności ładunków wejściowych.

EN

New High Energy Physics experiments require new and better solutions for the detector readout systems. This paper presents the project of the charge sensitive amplifier (CSA) for the silicon strip detector readout chip implementing the Wilkinson-type analog to digital converter (called also Time-over-Threshold processing). This allows to implement the reasonable resolution and speed ADC in each channel while keeping the overall power consumption low. This is due to the fact that the information about the input charge is kept in the CSA output pulse length and can be then easily converted to digital domain. It has been designed for the UMC (United Micro-electronics Corporation) 180nm technology and should fit into 50 Μm pitch channel slot. Some solutions were adapted from the pixel-oriented integrated circuits and are optimized for much higher detec-tor capacitances. Presented charge sensitive amplifier shows very high dynamic range - much higher than required 0-16 fC. The dynamic range is not limited by the dynamic range of the amplifier itself which is a feature of the implemented discharge circuit. The processing chain has an ability to operate for both holes and electrons while keeping the low power consumption (625 ΜW) and low noise (720 e- at 30 pF detector capacitance). The paper presents the simulation-based performance of the circuit.

9

The Time-over-Threshold based silicon strip detector readout

Kasiński K.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 11

19-22

EN

This work presents the project of a silicon strip detector readout circuit. The circuit is to be used in the multi-channel detector readout integrated circuit with a possible application in High Energy Physics experiments. The charge measurement is based on the Time-over-Threshold method which allows integration of the low-power ADC into each channel.

PL

Praca przedstawia projekt układu odczytowego dla krzemowych detektorów paskowych. Układ może znaleźć zastosowanie w wielokanałowych specjalizowanych układach scalonych dla potrzeb eksperymentów Fizyki Wysokich Energii. Pomiar ładunku jest oparty o metodę Time-over-Threshold pozwalającej na integrację niskomocowego przetwornika Analogowo Cyfrowego w każdym kanale.