Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

1 2005

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Sortuj według:

Ogranicz wyniki do:

Heterogeniczna realizacja algorytmu AES w układzie SoC FPSLIC z zastosowaniem technik projektowania sprzętowo-programowego

Dembek L., Strachacki M.

Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

2005

T. 8

787-794

W pracy przedstawiono realizację algorytmu AES w układzie SoC FPSLIC. Opisano szczegóły implementacji sprzętowej i programowej podstawowych modułów algorytmu. Wskazano możliwość przetwarzania równoległego z wykorzystaniem wbudowanego procesora RISC AVR i konfigurowalnej logiki FPGA. Wykazano, że projektowanie systemów heterogenicznych wymaga stosowania specjalnych technik, dzięki którym jest możliwe spełnienie postawionych założeń. W niniejszej pracy opisano użytą metodologię projektowania sprzętowo-programowego. Podkreślono znaczenie procesu podziału funkcjonalności na moduły programowe i sprzętowe. Przedstawiono uzyskane rozwiązania i przeprowadzono dyskusję osiągniętych wyników. Dokonano także porównania z wynikami dostępnymi w literaturze.

This paper presents the implementation of the AES algorithm in the FPSLIC chip. A detailed description of the hardware and software implementation of the AES basic modules bas been provided. The possibility of parallel processing using the embedded RISC AVR processor and FPGA configurable logic has been discussed. The paper provides proof that through the use of the described special techniques meeting the design goals is possible. The paper describes the applied hardware and software design methodology and highlights the importance of partitioning the functionality into hardware and software modules. A final solution is presented and the results are discussed in detail, including a comparison to other published results.