Wyniki wyszukiwania - BazTech

1

Multitask real-time architecture supporting predictable management and memory system

Golly Ł.

Pomiary Automatyka Kontrola

|

2014

|

R. 60, nr 6

346--349

EN

The paper presents an extension of interleave pipeline PRET architecture. The main emphasize is made on obtaining deterministic, time predicable data and a program memory system which cooperates with the pipeline processor. The idea is to pass control of all IO operations to a special unit called MACU (Memory Access Control Unit). Thread State Controller (TSC), Dynamic Interleave Controller (DIC) and MACU together with a pipeline processor are proposed, to deliver microarchitecture details, which deal with a number of hardware threads working in the system. The paper also discusses several arbitration policies in MACU and DIC. A few experiments are performed to show benefits of the proposed methodology.

PL

Praca porusza tematykę przewidywalności czasowej systemów elektronicznych. Problem ten był obiektem badań różnych grup badaczy. Zdaniem autora największym osiągnięciem było przedstawienie architektury potokowej z przeplotem wątków sprzętowych. Główną cechą tego podejścia było usunięcie zjawiska hazardu danych i sterowania. Autor niniejszej pracy zwraca uwagę na kwestie wypracowania schematu zarządzania wielozadaniową architekturą przewidywalną czasowo oraz przewidywalnego czasowo systemu pamięci (pkt. nr 3). Pierwsza kwestia została rozwiązana dzięki zastosowaniu kontrolera kontekstu potoku (pkt. nr 4). Identyfikatory, pamięć stanów wątków (rys. 1), specjalne kolejki do przechowywania identyfikatorów (rys. nr 2) i danych (rys. nr 4) umożliwiły efektywne zarządzanie wątkami sprzętowymi. Zmiana kontekstu potoku (punkt nr 4., rys. 3 oraz 4) następuje, gdy wątek wykonuje rozkaz operacji z pamięcią (rys. nr 5). Dzięki temu podczas wykonywania operacji wejścia/wyjścia, inny wątek będzie mógł realizować swój program. Takie podejście pozwala na ukrycie detali związanych z dostępem do pamięci głównej (implementacja w module MACU) oraz zwiększenie wydajności systemu (pkt. nr 7.). Przedyskutowano także różne schematy arbitrażu przy wprowadzaniu wątków do potoku (algorytmy zaimplementowane w DIC) oraz dostępu do pamięci (algorytmy zaimplementowane w MACU) (pkt. nr 6). Wysunięte tezy potwierdzono wynikami eksperymentalnymi (pkt. nr 6).

2

Timing analysis of multitask systems in SystemC environment

Golly Ł., Pułka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 2

17-22

EN

The paper concerns design and modeling of real time systems with strong timing requirements. The problem is presented and analyzed on high level abstract models implemented in SystemC - a modern tool for electronic embedded systems design. The paper outlines advantages of transaction level modeling technique, which is very efficient for complex systems and well suited in SystemC environment. The authors define the universal kernel for functionality, communication and timing issues modeling. The problem has been analyzed on various examples of multitasks' scenarios composed of set of worst case timing benchmark algorithms (WCET). Results obtained during many experiments with models have proved the flexibility and efficiency of the proposed approach to the multitask systems modeling.

PL

Artykuł dotyczy zagadnień projektowania oraz modelowania systemów czasu rzeczywistego o istotnych wymaganiach czasowych. Problem został przedstawiony i przeanalizowany na abstrakcyjnych modelach zaimplementowanych w języku SystemC - nowoczesnym narzędziu do projektowania elektronicznych systemów wbudowanych. W artykule podkreślono korzyści techniki modelowania na poziomie transakcji, która jest bardzo wydajna w odniesieniu do złożonych systemów, a język SystemC bardzo dobrze nadaje się do stosowania tej techniki modelowania. Autorzy zdefiniowali uniwersalny rdzeń swojego środowiska do modelowania zagadnień związanych z funkcjonalnością, komunikacją oraz zależnościami czasowymi. Problem został przeanalizowany na wielu przykładach wielozadaniowych scenariuszy złożonych z zbioru standardowych wzorcowych algorytmów przeznaczonych do czasowej analizy najgorszego przypadku (WCET). Wyniki otrzymane podczas szeregu eksperymentów na modelach dowiodły, że zaproponowane podejście do zagadnienia modelowania systemów wielozadaniowych jest bardzo elastyczne i wydajne.

3

Time predictable systems based on pipeline processor with interleaving of hardware threads

Golly Ł, Pułka A

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 12

36-40

EN

The paper presents the microarchitecture of highly predictable real-time systems based on pipeline processor with the idea of thread interleaving. The abstract model of such to real-time electronic embedded systems is given. The authors put their main efforts to obtain highly repeatable and time predictable applications with strong timing requirements. The problem is presented and analyzed on high level abstract models implemented in SystemC – a modern tool for electronic embedded systems design and prototyping. The paper investigates issues concerning the threads’ communication with the memory system. A special threads suspending mechanism has been proposed. The presented issues have been analyzed on various examples of multitasks’ scenarios composed of set of worst case Mälardalen benchmark programs (WCET ). The optimal scheduling scenarios with flexible usage of available resources with respect to the timing constraints have been analyzed. The presented methodology proved to be a good tool for high level system models analysis.

PL

Artykuł przedstawia mikroarchitekturę przewidywalnego czasowo systemu opartą na procesorze potokowym, w którym zastosowano ideę przeplotu wątków. Przedstawiono abstrakcyjny model takiego procesora zastosowanego do aplikacji pracujących w elektronicznych systemach wbudowanych czasu rzeczywistego. Autorzy położyli główny nacisk na uzyskanie wysoce powtarzalnego i przewidywalnego czasowo systemu pracującego przy silnych wymaganiach czasowych. Problem został przeanalizowany na modelach zaimplementowanych na wysokim poziomie abstrakcji w języku SystemC. W artykule przeprowadzono również badania dotyczące zagadnień komunikacji wątków z systemem pamięci. Zaproponowano specjalny mechanizm zawieszania pracy wątków. Omawiane zagadnienia zostały przedstawione na przykładach wielozadaniowych scenariuszy złożonych z zbioru standardowych wzorcowych algorytmów Mälardalen przeznaczonych do czasowej analizy najgorszego przypadku (WCET ). Dokonano analizy optymalnych scenariuszy harmonogramowania zadań z elastycznym wykorzystaniem dostępnych zasobów przy narzuconych wymaganiach czasowych. Zaprezentowana metoda pokazała, że stanowi dobre narzędzie analizy modeli systemów wysokiego poziomu.

4

Generacja cykli fundamentalnych metodą dynamicznego budowania drzewa grafu

Pułka A., Golly Ł.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 12

75-77

PL

Tematem artykułu jest oryginalny algorytm umożliwiający wyznaczanie najmniejszych cykli fundamentalnych w grafie nieskierowanym. Zaprezentowane podejście wykorzystuje specyficzną reprezentację grafu w postaci trójkątnej macierzy sąsiedztwa. Na podstawie wyznaczonych cykli algorytm buduje drzewo grafu dodając kolejno wyznaczone w poprzednim kroku cykle. Zaprezentowano kolejne kroki algorytmu wraz z przykładem oraz porównano go z innymi metodami. Na koniec, przedstawiono wyniki eksperymentalne oraz wnioski pokazujące zalety zastosowanej metody.

EN

The paper introduces the original algorithm of finding minimal fundamental cycles in the undirected graph. The presented approach uses a specific graph representation of the triangular neighborhood matrix for finding minimal cycles. Then the algorithm generates the graph tree by adding these cycles. The methodology is described step by step on examples and compared to other approaches in the field. Finally, the results of some tests and conclusions emphasizing the advantages of the algorithm summarize the work.