Wyniki wyszukiwania - BazTech

1

Minimalizacja opisów funkcji w algebrze bramek prądowych

Berezowski R.

Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej

|

2011

|

Nr 3

29--38

PL

W artykule przedstawiono rozwój metod minimalizacji opisów funkcji w algebrze bramek prądowych jakie opracowano w przeciągu ostatnich dwudziestu lat. Technologia bramek prądowych związana jest z koncepcją bramki prądowej zaproponowanej przez prof. Andrzeja Guzińskiego w latach 90 ubiegłego wieku. Wskazane zostaną również kierunki dalszego rozwoju badań nad optymalizacją układów prądowych.

2

Realizacja sprzętowa operacji potęgowania modularnego w systemach kryptograficznych

Maslennikow O., Maslennikowa N., Pawłowski P., Rajewska M., Berezowski R.

Przegląd Elektrotechniczny

|

2009

|

R. 85, nr 11

210-214

PL

W artykule przedstawiono kilka architektur układów arytmetycznych przeznaczonych do realizacji operacji potęgowania modularnego c=(me) mod n. Ich oryginalnym elementem jest blok mnożenia realizujący algorytm nazwany przez autorów modularnym mnożeniem binarnym. Autorzy proponują realizować układy potęgowania na bramkach prądowych CMOS, co pozwoli radykalnie zwiększyć stopień odporności systemu kryptograficznego „na podsłuchanie”, tj. na ataki oparte o analizę poboru mocy lub zmian pola elektromagnetycznego systemu podczas działania.

EN

This paper presents several architectures of circuits destined to the realization of the modular exponentiation operation c = (me) mod n. The original element is a block implementing the multiplication algorithm called by the authors of the binary modular multiplication. The authors propose to implement the exponentiation algorithm with current-mode gates, which will radically increase the cryptography systems level of immunity to power analysis attacks and to attacks by the analysis of electromagnetic field changes.

3

Wykorzystanie bramek prądowych i napięciowych CMOS do realizacji funkcji bloku S-box algorytmu Whirlpool

Rajewska M., Berezowski R., Maslennikow O., Słowik A.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 11

196-199

PL

W pracy przedstawiono porównanie trzech projektów układów zbudowanych z bramek prądowych i realizujących funkcje bloku S-box w algorytmie kryptograficznym Whirlpool z analogicznymi trzema projektami zbudowanymi z klasycznych, napięciowych bramek CMOS. Projekty układów opracowano wykorzystując zmodyfikowaną przez autorów metodę minimalizacji funkcji logicznych Quinea-McCluskeya, a następnie dokonano optymalizacji dwóch najlepszych projektów (prądowego i napięciowego) wykorzystując opracowany przez autorów algorytm ewolucyjny. Porównanie zaprojektowanych układów prądowych z ich odpowiednikami napięciowymi wykonano pod kątem liczby wykorzystanych w układzie bramek, połączeń, tranzystorów oraz czasów opóźnienia. Celem pracy jest uzasadnienie stosowania bramek prądowych w jednostkach przetwarzających systemów kryptograficznych odpornych na ataki PAA (ang. Power Analysis Attacks).

EN

In this paper, the comparison of three circuits designed with the current-mode gates and destined for realization of the Whirlpool algorithm S-box functions with the similar circuits based on the classical voltage-mode CMOS gates is presented. The modified by authors Quine-McCluskey minimization algorithm was used to realizing the current-mode projects. Moreover, the evolutionary algorithm proposed by authors for digital circuit optimization used for further reduction of the hardware complexity of the two designed current-mode and voltage-mode devices. The comparison of projects was made taking to account the number of gates, interconnections, transistors and delay time. Comparison results proves the ability of using current-mode circuits in cryptographic processors units resistant to Power Analysis Attacks (PAA).

4

Osobliwości stosowania arytmetyki ułamkowej w nowoczesnych układach FPGA

Maslennikow O., Ratuszniak P., Khadzynov W., Pawłowski P., Berezowski R., Sergiyenko A.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 11

200-203

PL

W artykule przedstawiono wyniki badań dotyczących wyłonienia zalet i wad stosowania arytmetyki ułamkowej w jednostkach arytmetyczno-logicznych systemów jednoukładowych realizowanych w nowoczesnych układach FPGA. Krótki opis osobliwości stosowania arytmetyki ułamkowej, jak i opis jej zalet wykorzystują przedstawione w referacie porównanie parametrów modeli VHDL kilku potokowych bloków operacyjnych działających w tej arytmetyce z parametrami analogicznych bloków operacyjnych działających w arytmetyce stało- i zmiennoprzecinkowej, wygenerowanych przy użyciu oprogramowania Xilinx CORE Generator. Głównymi kryteriami porównania są złożoność sprzętowa układu, maksymalna częstotliwość jego działania oraz liczba stopni w potoku.

EN

In this paper, the most advantages of the rational fraction arithmetic (RFA) is selected, which are apeared in a case of implementation of RFA operation blocks (multipliers, dividers, etc.) and arithmetic-logic (ALU) units in the modern FPGA implementation. The comparison of the RFA blocks and units with the known ones operating with the fixed-point or float point data showed the lower hardware volume and higher throughput without decreasing of calculation precision. The VHDL modeling showed the possibility of use such data representation in solving linear equations by several different methods (for example Cholesky method), and showed the reducing of the hardware complexity of rational fraction ALU in everal times comparing with similar arithmetic units operating with float-point numbers (without decreasing of AU performance).