PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 13

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Stimulus with limited band optimization for analogue circuit testing
Golonek T., Jantos P., Rutkowski J.
Metrology and Measurement Systems
|
2012
|
Vol. 19, nr 1
73-84
EN
The paper presents an analogue circuit testing method that engages the analysis of the time response to a nonperiodic stimulus specialized for the verification of selected specifications. The decision about the current circuit diagnostic state depends on an amplitude spectrum decomposition of the time response measured during the test. A shape of the test excitation spectrum is optimized with the use of a differential evolution algorithm and it allows for achieving maximum fault coverage and the optimal conditions for fault isolation. Genotypes of the evolutionary system encode the amplitude spectrum of candidates for testing stimuli by means of rectangle frequency windows with amplitudes determined evolutionarily.
2
Deterministyczna metoda diagnostyki funkcjonalnej układów analogowych
Jantos P., Golonek T.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 10
45-48
PL
W artykule przedstawiono deterministyczną metodę diagnostyki funkcjonalnej analogowych układów elektronicznych. Prezentowana metoda bazuje na wykorzystaniu aproksymacji specyfikacji obwodu w przestrzeni zdefiniowanej wybranymi cechami odpowiedzi czasowej układu testowanego. W celu oszacowania specyfikacji układu analogowego skorzystano z regresji kwadratowej funkcji dwóch zmiennych. Na podstawie wyznaczonych wartości specyfikacji, podejmowana jest decyzja o jego stanie diagnostycznym. Proponowana metoda diagnostyczna zostala zweryfikowana z wykorzystaniem obwodu przykładowego - filtru dolnoprzepustowego.
EN
There is an analogue electronic circuits deterministic specification driven diagnosis method presented in this paper. This method bases on an approximation of circuit under test (CUT) specifications' in the space defined by the set of a GUT time domain responses features In order to estimate CUT specifications a biquadratic regression has been applied. These values are then used to make a decision whether the CUT is faulty or non-faulty. The proposed diagnosis method has been verified with the use of an exemplary circuit - a low-pass filter.
3
Content available Evolutionary algorithms for global parametric fault diagnosis in analogue integrated circuits
Jantos P., Grzechca D., Rutkowski J.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2012
|
Vol. 60, nr 1
133-142
EN
An evolutionary method for analogue integrated circuits diagnosis is presented in this paper. The method allows for global parametric faults localization at the prototype stage of life of an analogue integrated circuit. The presented method is based on the circuit under test response base and the advanced features classification. A classifier is built with the use of evolutionary algorithms, such as differential evolution and gene expression programming. As the proposed diagnosis method might be applied at the production phase there is a method for shortening the diagnosis time suggested. An evolutionary approach has been verified with the use of several exemplary circuits – an oscillator, a band-pass filter and two operational amplifiers. A comparison of the presented algorithm and two classical methods – the linear classifier and the nearest neighborhood method – proves that the heuristic approach allows for acquiring significantly better results.
4
Content available remote A functional testing of analogue electronic circuits with the use of specification approximation in the time-domain response features space
Jantos P., Golonek T., Rutkowski J.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
110-113
EN
This paper presents a method for specification driven testing of analogue electronic circuits. The method is based on utilisation of tested circuit response features to a test stimulus. Delaunay’s triangulation is employed for the purpose of finding tested circuit specifications values in spaces defined with response features. Specification maps are used for the purpose of estimating the tested circuits performance quality. A neural network classifier has been utilised to make a decision whether the circuit is fully functional.
PL
W artykule przedstawiono metodę sterowanego specyfikacją testowania analogowych układów elektronicznych. Opracowana metoda bazuje na wykorzystaniu cech odpowiedzi układu na wymuszenie testujące. W przestrzeniach zdefiniowanych przez wartości poszczególnych cech odpowiedzi testowanego układu oraz kolejne specyfikacje, znajdowana jest aproksymacja dystrybucji wartości specyfikacji z wykorzystaniem triangulacji Delaunay’a. Tak przygotowane „mapy” działania układu stosowane są do estymacji wartości specyfikacji, a następnie, za pomocą klasyfikatora neuronowego, do stwierdzenia, czy układ testowany jest sprawny.
5
The use of specialized multi-band stimuli for analog circuits testing
Golonek T., Jantos P., Grzechca D.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
47-49
EN
This paper presents the method of an analog functional testing which applies a non-periodic responses analyzing during the testing stage. The difference of energy levels for responses obtained to a pair of optimized stimuli was engaged to a circuit state determination. The proposed testing excitations have multi-band spectra of amplitude densities and they are specialized for investigation of assumed specifications. The amplitude densities of stimuli are optimized by means of evolutionary computations. Each population of evolutionary system consists of real numbered vectors which contain approximation coefficients for spectra of multi-band stimuli candidates.
PL
W artykule opisano metodę funkcjonalnego testowania elektronicznych układów analogowych wykorzystującą analizę aperiodycznych odpowiedzi układu na wielopasmowe pobudzenia specjalizowane. Klasyfikacja poziomu wybranych specyfikacji obwodu jest dokonywana na podstawie oceny wartości różnicy energii otrzymanych dla pary zoptymalizowanych pobudzeń testujących. W celu osiągnięcia wysokiej skuteczności izolacji stanów obwodu testowanego, funkcje gęstości widmowych pobudzeń specjalizowanych są optymalizowane na etapie przed testowym w toku ewolucji różnicowej. Populacja osobników systemu ewolucyjnego zawiera zestawy rzeczywistych współczynników aproksymujących funkcje kodujące potencjalne spektra częstotliwościowe pobudzeń.
6
An analogue electronic circuits specification driven testing with the use of time domain response's features
Jantos P., Golonek T., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
65-68
EN
This paper presents a deterministic method of analogue electronic circuits' specification driven testing. This method is based on an analysis of a circuit-under-test time-domain response's to a pulse excitation. We are extracting the response's and its first order derivative minima and maxima locations. Then, the tested circuit's specifications are mapped into response's features planes. At the test stage, extracted reaponse's features are used to predict specifications values. The decision about the test result (GO/NO-GO) is made with a simple deterministic inference system. Our testing method has been verified with a use of an exemplary circuit, a low-pass filter.
PL
W artykule przedstawiono deterministyczną metodę testowania analogowych układów elektronicznych. Metoda ta bazuje na wykorzystaniu cech odpowiedzi testowanego układu na wymuszenie w dziedzinie czasu. W zapisie odpowiedzi znajdowane są kolejne ekstrema. Specyfikacje układu testowanego są aproksymowane w przestrzenie zdefiniowanej czasem wystąpienia oraz wartością kolejnych cech odpowiedzi. Prosty, deterministyczny system ekspercki pozwala na stwierdzenie, czy testowany układ spełnia założenia specyfikacji. Prezentowana metoda testowania została zweryfikowana z wykorzystaniem przykładu obliczeniowego - filtru dolnoprzepustowego.
7
Zastosowanie algorytmu genetycznego do optymalizacji uzysku analogowych układów scalonych
Jantos P., Grzechca D., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 12
84-86
PL
Projektowanie analogowych układów scalonych pod kątem ich wytwarzania oraz uzysku DFM/DFY (ang. Design for Manufacturability and Yield) to jedno z najważniejszych zagadnień w procesie ich produkcji. Możliwe jest częściowe nieuwrażliwienie działania układu scalonego na, spowodowane rozrzutem tolerancyjnym, zmiany wartości parametrów obwodu, poprzez precyzyjny dobór ich wartości nominalnych. W artykule, proponujemy wykorzystanie algorytmu genetycznego w procesie centrowania wartości nominalnych parametrów obwodu. Proces wykorzystuje również skonstruowany przez nas model analogowego obwodu scalonego oraz analizę Monte Carlo. Przedstawiona metoda centrowania została zweryfikowana z wykorzystaniem przykładowego układu - wzmacniacza operacyjnego wykonanego w technologii CMOS.
EN
Design for Manufacturability and Yield is one of the most important concepts in analogue integrated circuits manufacturing. The process of adjusting the nominal values of circuit parameters allows for partial immunisation of its performance against deviations in value of the circuit's parameters. This paper proposes the use of an evolutionary tool, the genetic algorithm, for design centring. The process is based on encompassing an assumed integrated model and Monte Carlo analysis. The presented design centring method has been verified with the use of an example circuit, i.e. a CMOS operational amplifier.
8
Content available remote Global parametric fault identification in analog electronic circuits
Jantos P., Grzechca D., Rutkowski J.
Metrology and Measurement Systems
|
2009
|
Vol. 16, nr 3
391-402
EN
A method of global parametric fault diagnosis in analog integrated circuits is presented in this paper. The method is based on basic features calculated from a circuit under the test's time domain response to a voltage step, i.e. locations of maxima and minima of the circuit-under-test response and its first order derivative. The testing and diagnosis process is executed with the use of an artificial neural network. The neural network is supplied with extracted basic features. After evaluation and discrimination, the output indicates the circuit state. The proposed diagnosis method has been verified with the use of exemplary integrated circuits - an operational amplifier μA741, a sinewave oscillator and an integrated band-pass filter.
9
Content available Badania parametrów zagęszczalności gruboziarnistego kruszywa z żużla wielkopiecowego
Zydroń T., Zawisza E., Macałka A., Jantos P.
Górnictwo i Geoinżynieria
|
2008
|
R. 32, z. 1
381-389
PL
W artykule przedstawiono wyniki badań parametrów zagęszczalności kruszywa z żużla wielkopiecowego o uziarnieniu 0-31,5 mm pochodzącego z firmy Slag Recycling sp. z o.o. w Krakowie. Celem badań było porównanie metod zagęszczania. Zastosowano dwie metody zagęszczania: ubijania i wibracji. Badania metodą ubijania przeprowadzono w normowym (V/cyl = 2,2 dm3) i średniowymiarowym (V/cyl = 9,8 dm3) aparacie Proctora przy zastosowaniu standardowej oraz zmodyfikowanej energii zagęszczania. Badania metodą wibracyjną wykonano na stoliku wibracyjnym typu Ve-Be w cylindrze o objętości 8,1 dm3 określając wpływ czasu, wielkości obciążenia oraz grubości warstw na zagęszczalność kruszywa.
EN
Article presents results of compactibility parameters tests of furnace slag aggregate of granulation of 0-31,5 mm from Slag Recycling Sp. z o.o. in Krakow. Comparison of compactibility methods was the aim of the work. Two compaction methods were used in the tests: ramming (tamping) and vibration. Tamping tests were carried out in standard (V/cyl = 2,2 dm3) and middle-sized (V/cyl = 9,8 dm3) Proctor apparatus using standard and modified compaction energy. Vibration tests were conducted on a Ve-Be vibration table with cylinder of the volume of 8,1 dm3. As a result of the tests, the influence of time, load and the thickness of the compacted layers on compactibility of the aggregate were determined.
10
Globalne uszkodzenia parametryczne w testowaniu analogowych układów scalonych
Jantos P., Grzechca D., Golonek T., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 11
122-125
PL
W artykule przedstawiono analizę wpływu globalnych uszkodzeń parametrycznych na odpowiedź analogowych układów scalonych (AIC) w dziedzinie czasu. Nowością jest wykorzystanie relacji oraz super-relacji pomiędzy wcześniej wspomnianymi cechami odpowiedzi układów. Przedstawiona metoda powinna pozwolić na zwiększenie testowalności oraz diagnozowalności globalnych uszkodzeń parametrycznych (GPF) w produkcji analogowych i hybrydowych układów scalonych. Wpływ GPF na wspomniane cechy odpowiedzi AIC został przedstawiony z wykorzystaniem przykładu obliczeniowego. Prezentowane badania stanowią wstęp do przygotowania systemu diagnostycznego AIC sterowanego uszkodzeniami (Fault Driven Test - FDT) z symulacją przedtestową (Simulation Before Test - SBT).
EN
This paper presents an analysis of an influence of global parametric faults on analogue integrated circuits (AIC) time domain response features. A novelty is the analysis of relations and superrelations between aformentioned features. Presented method should increase testability and diagnosability of the global parametric faults (GPF) on a production line of analogue and mixed electronic circuits. GPF influence on abovementioned features is presented with the use of an exemplary ciruit. A research presented in this paper may be used as an introduction to a Fault Driven Test diagnosis of AIC with the Simulation Before Test.
11
Dopasowanie impedancyjne w systemach radiowej identyfikacji RFID na przykładzie układu TRF7960
Kyzioł P., Jantos P., Grzechca D., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 11
155-158
PL
Technika RFID jest metodą automatycznej identyfikacji. Artykuł porusza problem dopasowania impedancyjnego w systemach RFID. Jeżeli antena jest dopasowana impedancyjnie do układu RFID to wtedy uzyskuje się największą możliwą moc, która może być wypromieniowana. Dopasowanie pomiędzy anteną a układem radiowym RFID jest zagadnieniem, które bezpośrednio wpływa na ważny parametr systemów RFID tj. zakres odczytu/zapisu karty bezstykowej przez czytnik. Zbadano wpływ impedancji anteny na współczynnik dopasowania impedancyjnego. Jako przykład przedstawiono system HF RFID: TRF7960, układ dopasowania impedancyjnego, antena.
EN
The paper covers a basic knowledge of impedance matching in RFID systems. Impedance matching concepts between a Z-matching circuit and an antenna is analysed in this paper. The impedance match between the RFID circuit and the antenna can be characterized by the power transmission coefficient. The behavior of an impedance of the antenna and the effect it has on the power transmission coefficient is investigated. As an example, a specific RFID system is considered (TRF7960 chip with Z-matching circuit and antenna operating at 13,56 MHz frequency). Simulation results of the Z-matching circuit and measurement data of the antenna are presented.
12
Content available remote Heuristic methods to test frequencies optimization for analogue circuits diagnosis
Jantos P., Grzechca D., Golonek T., Rutkowski J.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2008
|
Vol. 56, nr 1
29-38
EN
This paper presents methods for optimal test frequencies search with the use of heuristic approaches. It includes a short summary of the analogue circuits fault diagnosis and brief introductions to the soft computing techniques like evolutionary computation and the fuzzy set theory. The reduction of both, test time and signal complexity are the main goals of developed methods. At the before test stage, a heuristic engine is applied for the principal frequency search. The methods produce a frequency set which can be used in the SBT diagnosis procedure. At the after test stage, only a few frequencies can be assembled instead of full amplitude response characteristic. There are ambiguity sets provided to avoid a fault tolerance masking effect.
13
Content available remote Evolutionary methods to analogue electronic circuits yield optimization
Jantos P., Rutkowski J.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2008
|
Vol. 56, nr 1
9-16
EN
Evolutionary computing and algorithms are well known tools of optimization that are utilized for various areas of analogue electronic circuits design and diagnosis. This paper presents the possibility of using two evolutionary algorithms - genetic algorithm and evolutionary strategies - for the purpose of analogue circuits yield and cost optimization. Terms: technologic and parametric yield are defined. Procedures of parametric yield optimization, such as a design centring, a design tolerancing, a design centring with tolerancing, are introduced. Basics of genetic algorithm and evolutionary strategies are presented, differences between these two algorithms are high-lighted, certain aspects of implementation are discussed. Effectiveness of both algorithms in parametric yield optimization has been tested on several examples and results have been presented. A share of evolutionary algorithms computation cost in a total optimization cost is analyzed.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.