Wyniki wyszukiwania - BazTech

1

Simulation based feasibility study of Junction Vertical Slit Field–Effect Transistor (JVeSFET)

Pfitzner A., Staniewski M., Strzyga M.

Przegląd Elektrotechniczny

|

2010

|

R. 86, nr 11a

59-63

EN

This paper presents simulated DC characteristics of deep-submicron JFETs conforming to the principle of extreme layout regularity, that is a foundation of a new Vertical Slit geometry ICs (VeSTICs) vision proposed in [4]. Exploration of parameter space of this fully symmetrical dual gate JVeSFETs has been performed. As a conclusion an assessment of applicability of these devices in nano-size era SoCs is proposed.

PL

W pracy przedstawiono oparte na symulacjach stałoprądowych studium wykonalności tranzystora polowego złączowego o głęboko submikrometrowych wymiarach, spełniającego wymagania ekstremalnej regularności layoutu wg zaproponowanej przez W. Malego [4] koncepcji pionowej szczelinowej geometrii układow scalonych VeSTIC. Taki symetryczny dwubramkowy JVeSFET proponowany jest do integracji w SoC.

2

Calibration aided evaluation of interconnection capacitances for statistical simulation of IC's with heterogeneous isolating materials

Jarosz A., Pfitzner A.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 12

35-38

EN

In our previous works we have proposed an empirical model of interconnection capacitances, taking into accountfurther neighborhood of the line in the bus. The model was developed for technologies based on SiO₂ as the isolating material between interconnection lines and metal layers, and it was verified numerically and experimentally [1,2]. In most advanced technologies Iow-k materials displace SiO₂, as they enable to reduce capacitances significantly. In this paper we present results of our studies on usability of our model in statistical simulation of structures using different and heterogeneous isolating materials. As in such cases it may be hard to determine the effective value of dielectric permittivity, we proposed the method to overcome this problem by using calibration of the formulas during calculations.

PL

W naszych wcześniejszych pracach zaproponowaliśmy empiryczny model pojemności połączeń wewnątrzukładowych, biorący pod uwagę dalsze sąsiedztwo ścieżki w magistrali. Model ten był opracowany z myślą o technologiach opartych na SiO₂ jako materiale izolacyjnym między ścieżkami i został zweryfikowany numerycznie i eksperymentalnie [1,2]. W zaawansowanych technologiach, w celu zmniejszenia pojemności pasożytniczych, SiO₂ jest zastępowany materiałami o niższej przenikalności dielektrycznej. W niniejszym artykule przedstawiamy rezultaty naszych badań nad użytecznością opracowanego modelu w symulacji statystycznej struktur wykorzystujących niejednorodny materiał dielektryczny jako izolator. W takim przypadku wyznaczenie efektywnej wartości przenikalności dielektrycznej może być trudne, zaproponowaliśmy więc metodę przezwyciężenia tego problemu poprzez zastosowanie odpowiedniej kalibracji wzorów w trakcie obliczeń.

3

Zastosowanie algorytmu ewolucyjnego do znajdowania przybliżeń początkowych w symulacji struktur półprzewodnikowych

Wąchała G., Pfitzner A.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 1

54-56

PL

W pracy wykorzystano metodę ewolucyjną do określania rozkładu potencjału elektrostatycznego jako przybliżenia początkowego w symulacji struktur półprzewodnikowych. Wprowadzono operację mutacji lokalnej oraz selekcję pośrednią dla przyspieszenia zbieżności i redukcji nakładów obliczeniowych algorytmu ewolucyjnego. Opracowany algorytm pozwala wyznaczyć automatycznie dla dowolnej konstrukcji przyrządu przybliżenia bliskie poszukiwanemu rozwiązaniu w stopniu zapewniającym zbieżność algorytmu deterministycznego (Newtona-Raphsona) użytego do osiągnięcia docelowej dokładności symulacji. Weryfikację tej hybrydowej metody przeprowadzono dla struktury tranzystora MOS i bipolarnego.

EN

In this paper the evolutionary method has been proposed to determine distribution of the electrostatic potential as an initial solution for semiconductor device simulation. Local mutation operation and middle selection was introduced to improve convergence and to reduce calculation expense. The constructed algorithm allows to evaluate initial approximations automatically for any device structure. These approximations are close enough to the final solutions to secure convergence of deterministic algorithm (Newton-Raphson) used to obtain required accuracy. This hybrid method was verificated in the case of MOS and bipolar transistor structure.

4

Statyczny pobór mocy w nanometrowych układach scalonych CMOS

Kuźmicz W., Pfitzner A., Piwowarska E., Kasprowicz D.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 9

119-122

PL

Jedną z głównych zalet technologii CMOS w zastosowaniu do wytwarzania cyfrowych układów scalonych był znikomy statyczny pobór mocy. Jednak układy wytwarzane przy zastosowaniu najbardziej zaawansowanych technologii, o długości kanału tranzystora poniżej 100 nm, nie mająjuż tej zalety. Tranzystory o takich długościach kanału przewodzą dość znaczne prądy (zwane prądami upływu) nawet w stanie wyłączenia. Artykuł omawia mechanizmy fizyczne przepływu tych prądów, wskazuje na ich związki z konstrukcją i technologią tranzystorów, a także zwraca uwagę na silny wpływ rozrzutów produkcyjnych na całkowity statyczny pobór prądu przez cyfrowe układy CMOS.

EN

One of the main advantages of digital CMOS circuits used to be negligible static power consumption. However, CMOS circuits manufactured with the most advanced technologies (with channel lengths below 100 nm) have lost this advantage. MOS devices having such gate lengths exhibit significant leakage currents even when turned off. The paper discusses the physical origins of these currents, shows how they depend on the device design and technology, and demonstrates strong dependence of the total static current consumption in digital CMOS circuits on process related variability.

5

Zależność pojemności pasożytniczych od konfiguracji magistrali połączeń

Jarosz A., Pfitzner A.

Elektronika : konstrukcje, technologie, zastosowania

|

2005

|

Vol. 46, nr 2-3

22-23

PL

Przedstawiono wyniki badań wpływu konfiguracji geometrycznej ścieżek połączeń w układzie scalonym na wartości pojemności pasożytniczych. Opracowano model wpływu dalszego otoczenia na te pojemności oraz omówiono wpływ konfiguracji magistrali połączeń na pojemności wewnątrz nich dla wielu warstw metalizacji w układzie.

EN

The results of research on influence of geometric configuration of interconnection lines on parasitic capacitances are introduced. The model of further neighbourhood influence on those capacitances is presented and influence of configuration of interconnection buses on capacitances inside of them for many layers of metalizatization is discussed.

6

Dwuwymiarowy model hybrydowy domieszkowania do symulacji statystycznej układów scalonych

Pfitzner A.

Elektronika : konstrukcje, technologie, zastosowania

|

2005

|

Vol. 46, nr 2-3

65-65

PL

Przedstawiono hybrydową metodę modelowania dla dwuwymiarowego przypadku dyfuzji poimplantacyjnej. Przybliżenia matematyczne koncentracji domieszek, oparte na dokładnych numerycznych rozwiązaniach równań transportu, uzupełniono zależnościami fizycznymi tych koncentracji od parametrów procesu.

EN

The hybrid modelling methodology for the two-dimensional case of the post-implantation diffusion has been developed. Mathematical approximations of the impurity concentrations based on accurate numerical solutions of transport equations are supplemented by physically related dependencies of these concentrations on process parameters.

7

Wyznaczanie pojemności pasożytniczych w ścieżkach połączeń krzyżujących się w różnych płaszczyznach

Jarosz A., Pfitzner A.

Elektronika : konstrukcje, technologie, zastosowania

|

2004

|

Vol. 45, nr 11

19-22

PL

Analityczne wyznaczenie pojemności połączeń w układach VSLI opiera się na wzorach empirycznych formułowanych dla typowych struktur (podobszarów) podstawowych, łączonych w celu modelowania bardziej złożonych konfiguracji geometrycznych. W prezentowanym artykule problem dodawania wkładów poszczególnych podobszarów do pojemności całkowitej został zbadany dla ścieżek przecinających się w kilku warstwach. Zaproponowano uproszczoną procedurę obliczania tej pojemności.

EN

Analytical evaluation of capacitances of interconnections in VLSI circuits is based on empirical equations formulated for basic typical structures combined to model more complex geometric configurations. In presented paper this procedure of addition of subregions contribution to the total capacitance is verified for Iines crossing in several metallization levels. Simpler but more accurate method for evaluation of this capacitance is proposed.

8

Rozwój sztuki projektowania jako alternatywa metody prób i błedów

Pfitzner A.

Elektronika : konstrukcje, technologie, zastosowania

|

2000

|

Vol. 41, nr 10

6-11

PL

Przedmiotem artykułu jest ewolucja techniki projektowania technicznego. Autor porównuje dwie metody: metodę prób i będów oparta na intuicji i doświadczeniu oraz planowaną działalność trwórczą podbudowaną osiągnięciami naukowymi. Pierwsza jest zilustrowana przykładami z historii architektury i alchemii, zaś druga komputerowym wspomaganiem projektowania układów scalonych bardzo wielkiej skali integracji.

EN

Fundamental quality change in the history of technology is the subject of the paper. It shows a transformation from the technical activity based only on the intuition and experience successively gathered to many generations, to the planned creative based on the scientific methods and achievements. In other words, a substitution of the method of trials and mistakes by the conscious technical design is discussed. This two methods are compared and briefly chracterised. The first is ilustrated using examples in the dield of architekture and alchemy. The systematic design is shown as an result of the closer relationships between science and technology. The computer aided design is also presented in the context of the design methodology development nad is ilustrated by the design of the integrated circuits. Artistic and chemistic aspects of the design are also mentioned.

9

Semi-empirical boundary conditions at p-n junctions for device simulation

Pfitzner A., Jucht-Suchta B., Świt A.

Kwartalnik Elektroniki i Telekomunikacji

|

1998

|

Vol. 44, nr 2

205-217

EN

Semi-empirical formulae have been obtained, which approximate the pn product at depletion layer edges in p-n junction versus bias voltage. These formulae have been derived using full numerical solutions of the semiconductor transport equations, assumed as true distributions of the physical quantities of interest. This modification of the classic boundary conditions allows to expand the applicability of analytical expressions, like the classic current-voltage characteristics, to moderate and high forward bias, where the neutrality condition may be violated and the voltage drop on resistances of the p and n regions is important. In the case of reverse bias, the exact numerical solutions show, that the quasi fermi-levels and the difference between them are not constant inside the depletion layer. Moreover, the separation of the fermi-levels does not depend on the applied voltage for a high enough reverse bias, but is a function of the impurity concentration. In consequence, formulae are proposed, which approximate the pn product at the depletion layer edges, stabilized at the value depending on the impurity concentration for the reverse bias voltages above 10 V T. This approach avoids the time consuming numerical solutions, maintaining a high accuracy in the modeling of devices containing p-n junctions. Owing to this, the boundary conditions obtained in the paper, can be used in statistical process / device simulators.

PL

Sformułowano wzory półempiryczne, które aproksymują iloczyn koncentracji np na krawędziach warstwy zaporowej złącza p-n w funkcji napięcia polaryzacji. Związki te zostały określone na podstawie pełnych numerycznych rozwiązań półprzewodnikowych równań transportu, traktowanych jako rzeczywiste rozkłady interesujących wielkości fizycznych. Zaproponowana modyfikacja klasycznych warunków brzegowych pozwala rozszerzyć zakres stosowalności wyrażeń analitycznych, takich jak klasyczne charakterystyki prądowo-napięciowe, do średnich i wysokich napięć polaryzacji przewodzenia, kiedy warunek neutralności nie jest spełniony i spadek napięcia na rezystancjach obszarów p i n może być znaczny. Dla polaryzacji zaporowej, dokładne rozwiązania numeryczne wskazują, że quasi poziomy Fermiego i różnica pomiędzy nimi nie są stałe wewnątrz warstwy zaporowej, a ponadto ich rozszczepienienie nie zależy od napięcia polaryzacji dla odpowiednio dużego napięcia wstecznego, lecz jest funkcją koncentracji domieszek. W rezultacie zaproponowano wzór aproksymujący iloczyn koncentracji np na krawędziach warstwy zaporowej, zapewniający jego stabilizację na wartości zależnej od koncentracji domieszek, dla napięć polaryzacji zaporowej powyżej 10 V T. Przedstawione podejście unika czasochłonnych rozwiązań numerycznych zachowując jednak wysoką dokładność modelowania przyrządów zawierających złącza p-n. Dzięki temu otrzymane warunki brzegowe mogą być wykorzystane w modelach stosowanych w statystycznych symulatorach procesów wytwarzania i elementów układów scalonych, gdy obliczenia powtarzane są wielokrotnie dla zaburzonych wartości paramatrów materiałowych i konstrukcyjnych.