Szeregowy interfejs komunikacyjny dla układów FPGA serii Virtex

• Autorzy: Łuczak A. , Kurc M. , Siast J.

Warianty tytułu

EN

Serial interface for Virtex series FPGA devices

• Języki publikacji: PL

Abstrakty

PL

Artykuł przedstawia implementację sprzętową szeregowego interfejsu komunikacyjnego dla układów FPGA firmy Xilinx z serii Virtex. Rozwiązanie opiera się na wbudowanych w układy tej serii moduły SERDES i jest dedykowane dla zastosowań wymagających dużych przepływności. Interfejs charakteryzuje się skalowalnością, oraz możliwością pracy w osobnej domenie częstotliwościowej. Proponowane moduły zostały przetestowane w symulacjach, oraz w układzie sprzętowym.

EN

The paper presents hardware implementation of serial communication interface for Xilinx Virtex series programmable devices. The proposed solution is based on embedded SERDES modules of these devices and shows practical realisation of fast interface for multimedia purposes, where high bitrates are required. The interface is scalable and has ability to operate in a separate clock frequency domain, which allows flexible modification of its parameters according to the project requirements. The receiver and transmitter architecture is presented in paragraph 2. There is also described the way of dividing the transmitted data into transition flits, the method for ensuring synchronization and theoretical throughput of the developed link. The proposed modules were tested by simulations and hardware implementation (see paragraph 3). Tables 1 and 2 contain the synthesis results for different FPGAs. A new application model consisting of a video camera as a source of the transmitted signal and starter boards with Virtex FPGAs as processing devices is presented. The worked out interface is used for connecting boards. Its proper work is proved by visual observation of the transmitted and processed video data presented on LCD displays mounted on two system starter boards. The false rate level for the transmitted data was also computed. It is given in Table 3.

Słowa kluczowe

PL

SERDES; FPGA; komunikacja między układami

EN

SERDES; FPGA; inter-chip communication

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2010
• Tom: R. 56, nr 7
• Strony: 749--751
• Opis fizyczny: Bibliogr. 7 poz., rys. tab., wzory

Twórcy

autor

Łuczak A.

autor

Kurc M.

autor

Siast J.

• Politechnika Poznańska, Katedra Telekomunikacji Multimedialnej i Mikroelektroniki, ul. Polanka 3, 60-965 Poznań,

Bibliografia

• [1] “Virtex-4 FPGA User Guide”, Xilinx UG070 (v2.6), 12 styczeń 2008.
• [2] “Virtex-5 Familly Overview”, Xilinx DS100 (v5.0), 6 Luty 2009.
• [3] http://em.avnet.com/, 27 luty 2010.
• [4] ”Virtex-5 FPGA User Guide”, Xilinx UG190 (v4.7), 1 Maj 2009.
• [5] “Virtex-5 FPGA Packaging and Pinout Specification”, Xilinx UG195 (v4.6) 5 Maj 2009.
• [6] A. Łuczak, M. Kurc, M. Stępniewska, K. Wegner, „Platforma przetwarzania rozproszonego bazująca na sieci Noc” PAK (vol. 54), nr 06/2008, Warszawa.
• [7] “Video Input/Output Daughter Card User Guide”, Xilinx UG235 (v1.2.1), 31 październik 2007.