Comparison between experimental, analytical and simulation model of distributed computation on ARM processors in High-Performance Computing

• Autorzy: Augustynowicz P. , Buraczyńska A.

Warianty tytułu

PL

Porównanie empirycznego, analitycznego i symulacyjnego modelu obliczeń High-Performance Computing na procesorach ARM

• Języki publikacji: EN

Abstrakty

EN

The paper presents a comparison between experimental, analytical and simulation model of distributed cryptographic computation regarding password recovery with SHA 1 password hashing. The aim of this paper is compare popular mobile ARM processors with their Intel Atom analogue and determine their usefulness in cryptographic computations from High Performance Computing (HPC) point of view. During the construction process of HPC cluster, three different versions of Raspberry Pi computers were used. Then the constructed model was applied to develop an analytical and simulation models that allow calculating most influential characteristics from HPC clusters administrator’s point of view. Reference model was constructed on Intel Atom processors.

PL

W artykule przedstawiono porównanie empirycznego, analitycznego i symulacyjnego modelu rozproszonych obliczeń kryptograficznych wyznaczania przeciwobrazu funkcji skrótu SHA-1. Celem niniejszej publikacji jest porównanie popularnych zastosowań mobilnych procesorów ARM z ich odpowiednikami firmy Intel oraz ocena ich użyteczności w obliczeniach kryptograficznych prowadzonych przy wykorzystaniu klastrów HPC. Do zbudowania klastra HPC użyte zostały trzy różne wersje minikomputerów Raspberry Pi wyposażone w procesory ARM o różnej mocy i przeznaczeniu. Następnie poza empirycznym klastrem skonstruowano modele analityczny i symulacyjny wyżej wymienionych obliczeń, tak aby uzyskać pełen obraz możliwości architektury procesorów ARM.

Słowa kluczowe

EN

ARM processors; High-Performance Computing; HPC; analytical model

PL

procesory ARM; obliczenia wysokowydajne; HPC; model analityczny

• Wydawca: Institute of Computer and Information Systems, Faculty of Cybernetics, Military University of Technology
• Czasopismo: Computer Science and Mathematical Modelling
• Rocznik: 2017
• Tom: No. 5
• Strony: 5--10
• Opis fizyczny: Bibliogr. 8 poz., rys., tab.

Twórcy

autor

Augustynowicz P.

• Military University of Technology, Faculty of Cybernetics Kaliskiego Str. 2, 00-908 Warsaw, Poland

autor

Buraczyńska A.

• Warsaw University of Technology, Faculty of Mathematics and Information Science, Koszykowa Str. 75, 00-662 Warsaw, Poland

Bibliografia

• 1. Baum D., Breuer L., An Introduction to Queueing Theory: and Matrix-Analytic Methods, Springer, 2005.
• 2. Bertsekas D., Gallager R., Data Networks, Prentice-Hall, Upper Saddle River, NJ,1992.
• 3. Kwiecień J., „Systemy kolejkowe markowskie”, http://home.agh.edu.pl/~kwiecien/kolejki.pdf.
• 4. Sztrik J., Basic Queueing Theory, University of Debrecen, Faculty of Informatics, 2012.
• 5. „US blocks Intel from selling Xeon chips to Chinese supercomputer projects”, 14 March 2017, [Online] http://www.pcworld.com/ article/2908692/us-blocks-intel-from-selling-xeon-chips-to-chinese-supercomputer-projects.html
• 6. “Raspberry Pi Documentation”, 14 March 2017, [online] https://www.raspberrypi.org/documentation
• 7. “Microsoft Office password protection”, 14 March 2017, [Online] https://msdn.microsoft.com/en-us/library/cc313105.aspx
• 8. “MPICH”, 15 March 2017, [Online],https://www.mpich.org