PL
|
EN
Szukaj
Przeglądaj
Pomoc
O bazie
test
Preferencje
Polski
English
Język
Widoczny
[Schowaj]
Abstrakt
10
20
50
100
Liczba wyników
Tom - szczegóły
Adres strony
Kopiuj
Tytuł artykułu
R. 55, nr 8
Czasopismo
Pomiary Automatyka Kontrola
Wydawca
Wydawnictwo PAK
Rocznik
2009
Identyfikatory
Zawartość wolumenu
R. 55, nr 8
artykuł:
Standards for global interoperability in accelerated computing: hardware, software and organizational
(
Stahlberg E.
), s. 560-562
artykuł:
Metoda ekstrakcji cech orientowana na sprzętową realizację w zadaniach rozpoznawania obrazów
(
Kukharev G.
,
Sałuda R.
,
Mikłasz M.
,
Kawka G.
), s. 563-565
artykuł:
Szybki algorytm splotu kołowego dla N = 2^m
(
Gliszczyński M.
,
Tariov A.
), s. 566-568
artykuł:
Projektowanie sterowników mikroprogramowanych z wykorzystaniem bloków pamięci układów programowalnych
(
Wiśniewski R.
,
Barkalov A. A.
,
Halang W. A.
), s. 569-571
artykuł:
Testowanie dynamicznych uszkodzeń typu przesłuchy w sieciach połączeń przy użyciu rejestrów pierścieniowych R-LFSR
(
Hławiczka A.
,
Gucwa K.
,
Garbolino T.
), s. 572-574
artykuł:
Redukcja rozmiaru mikroinstrukcji w projektowaniu sterowników mikroprogramowanych
(
Wiśniewska M.
), s. 575-577
artykuł:
System wspomagający projektowanie mikroprogramowanych układów sterujących
(
Kołopieńczyk M.
), s. 578-580
artykuł:
Porównanie efektywności heurystycznych miar złożoności odwracalnych funkcji boolowskich
(
Szyprowski M.
,
Kerntopf P.
), s. 581-583
artykuł:
Cyfrowy system stabilizacji obrazu
(
Kasperek J.
,
Kulak P.
,
Rajda P. J.
), s. 584-586
artykuł:
Dynamicznie rekonfigurowalny sterownik logiczny - łatwo programowalna architektura
(
Milik A.
), s. 587-590
artykuł:
Implementacja algorytmu szyfrującego Rijndael (AES) w układzie FPGA Virtex 4FX
(
Dąbal P.
,
Pełka R.
), s. 591-593
artykuł:
Implementacja parametryzowanego procesora MIPS w układach reprogramowalnych
(
Ziębiński A.
,
Świerc S.
), s. 594-596
artykuł:
Implementacja programowalnego układu czasowego w układzie Virtex-5
(
Jessa M.
,
Jaworski M.
,
Lange K.
), s. 597-599
artykuł:
Implementacja szybkiej transformacji Fouriera o parametryzowanym rozmiarze w układach FPGA
(
Rzepka D.
,
Jamro E.
,
Wiatr K.
), s. 600-602
artykuł:
Interfejs komunikacyjny do rejestracji obrazu i danych z kamery termowizyjnej
(
Bieszczad G.
,
Sosnowski T.
,
Madura H.
,
Kastek M.
), s. 603-605
artykuł:
Konfigurowalny dekoder kodów LDPC implementowany w układzie FPGA
(
Sułek W.
), s. 606-608
artykuł:
Decompositions of reversible logic circuits
(
Szyprowski M.
,
Kerntopf P.
), s. 609-611
artykuł:
Specjalizowany system ARTR kontroli ruchu drogowego
(
Mikłasz M.
,
Nowosielski A.
,
Kawka G.
), s. 612-614
artykuł:
Szybka filtracja portów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
(
Twardy M.
,
Sułkowski G.
,
Wiatr K.
), s. 615-617
artykuł:
Porównanie sprzętowych implementacji dwóch popularnych detektorów cech punktowych
(
Kraft M.
,
Fularz M.
), s. 618-620
artykuł:
Boole'owski rachunek różniczkowy w dekompozycji funkcji logicznych implementowanych w układach FPGA
(
Hrynkiewicz E.
,
Kołodziński S.
), s. 621-623
artykuł:
Zrandomizowana transformata Hough'a (RHT) w strukturze FPGA
(
Kapruziak M.
), s. 624-626
artykuł:
Układy arytmetyki stochastycznej i ich implementacja w strukturach FPGA
(
Kawalec P.
), s. 627-629
artykuł:
Stochastyczne komparatory i ich realizacja w strukturach FPGA
(
Kawalec P.
), s. 630-632
artykuł:
Użycie wejść specjalizowanych PLD do zwiększenia szybkości działania układów kombinacyjnych
(
Janowski J.
,
Kazberuk M.
,
Salauyou V.
), s. 633-635
artykuł:
Metoda syntezy logicznej ukierunkowana na wykorzystanie elementu XOR
(
Ławrocki Ł.
,
Czerwiński R.
), s. 636-638
artykuł:
Wyodrębnianie i śledzenie obiektów w obrazie ruchomym implementowane w układach FPGA
(
Dziwulski G.
,
Jamro E.
,
Wiatr K.
), s. 639-641
artykuł:
Wysokorozdzielczy konwerter czasowo-cyfrowy z próbkowaniem impulsu
(
Szplet R.
,
Jarzyński S.
), s. 642--644
artykuł:
Środowisko do symulacji błędów w układach FPGA
(
Pisaniec K.
,
Gawkowski P.
), s. 645-647
artykuł:
Designing high speed FPGA systems with close relation to physical domain
(
Olech B.
), s. 648-650
artykuł:
Small Targets Subpixel Position Estimation using GPU
(
Mazurek P.
), s. 651-653
artykuł:
Algorytm śledzenia obiektów w obrazie termowizyjnym i jego implementacja w układzie FPGA
(
Bieszczad G.
,
Sosnowski T.
,
Orżanowski T.
,
Kastek M.
), s. 654-656
artykuł:
Implementation of Spatio-Temporal Track-Before-Detect Algorithm using GPU
(
Mazurek P.
), s. 657-659
artykuł:
Metoda generowania równań boolowskich dla podprogramów języka VHDL
(
Mościcki M.
), s. 660-662
artykuł:
Translacja grafu SFC do programu IL
(
Jaszczak S.
,
Wierzbicki M.
), s. 663-665
artykuł:
Wyznaczanie symetrii argumentów funkcji logicznych
(
Małecki K.
), s. 666-668
artykuł:
Realizacja operacji mnożenia o skróconej szerokości w układach FPGA
(
Jamro E.
,
Wielgosz M.
,
Wiatr K.
), s. 669-671
artykuł:
Metody obniżania poboru mocy podczas testowania wewnątrzukładowego
(
Puczko M.
), s. 672-674
artykuł:
Minimization of Moore FSM on CPLD using PAL technology
(
Barkalov A. A.
,
Titarenko L.
,
Chmielewski S.
), s. 675-677
artykuł:
Metoda usuwania duchów na przykładzie akwizycji obrazów HDR z wykorzystaniem wspomagania sprzętowego GPU
(
Tomaszewska A.
,
Markowski M.
), s. 678-680
artykuł:
Wielordzeniowa jednostka centralna sterownika logicznego z czasowo-deterministycznym oprogramowaniem
(
Milik A.
,
Pułka A.
), s. 681-683
artykuł:
Skalowalny algorytm estymacji ruchu dla systemów rozproszonych
(
Konieczny J.
,
Łuczak A.
), s. 684-686
artykuł:
NoC-based Realization of Multi-core Speech Encoders
(
Zbylut J.
,
Mąka T.
,
Dziurzański P.
), s. 687-689
artykuł:
Platforma przetwarzania rozproszonego bazująca na sieci NoC
(
Łuczak A.
,
Kurc M.
,
Stępniewska M.
,
Wegner K.
), s. 690-692
artykuł:
Zastosowanie standardu OpenMP do projektowania systemów wbudowanych
(
Wierciński T.
), s. 693-695
rozwiń roczniki
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.