ADC z w pełni różnicowym integratorem w trybie prądowym

• Autorzy: Handkiewicz A. , Naumowicz M. , Kropidłowski M. , Szczęsny Sz.

Identyfikatory

DOI

10.15199/48.2018.09.05

Warianty tytułu

EN

ADC with a fully differential integrator in current mode

• Języki publikacji: PL

Abstrakty

PL

Przedmiotem pracy są przetworniki ADC w trybie prądowym dla standardowych, cyfrowych technologii CMOS w nanoskali. Wykazano, że taki przetwornik z integratorem prądowym o strukturze różnicowej daje kilkubitową dokładność konieczną dla przetwarzania potokowego. W pracy zaprezentowano realizację w pełni różnicową pozwalającą na zwiększenie rozdzielczości przetwornika o dodatkowy bit.

EN

The subject of the work are ADC converters in current mode for standard digital CMOS technology at the nanoscale. It was shown that such a converter with a current integrator with a differential structure gives several-bit accuracy necessary for pipelined processing. The paper presents a fully differential implementation that allows to increase the resolution of the converter by an additional bit.

Słowa kluczowe

PL

ADC; tryb prądowy; integrator; przetwornik algorytmiczny; podwójne całkowanie; nanoskala; VHDL-AMS

EN

ADC; current mode; integrator; algorithm converter; double integration; nanoscale; VHDL-AMS

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2018
• Tom: R. 94, nr 9
• Strony: 22--25
• Opis fizyczny: Bibliogr. 6 poz., rys.

Twórcy

autor

Handkiewicz A.

• Wydział Techniczny, Akademia im. Jakuba z Paradyża w Gorzowie Wielkopolskim, ul. Teatralna 25, 66-400 Gorzów Wielkopolski

autor

Naumowicz M.

• Wydział Informatyki, Instytut Informatyki, Politechnika Poznańska, ul. Piotrowo 3A, 60-965 Poznań

autor

Kropidłowski M.

• Wydział Informatyki, Instytut Informatyki, Politechnika Poznańska, ul. Piotrowo 3A, 60-965 Poznań

autor

Szczęsny Sz.

• Wydział Informatyki, Instytut Informatyki, Politechnika Poznańska, ul. Piotrowo 3A, 60-965 Poznań

Bibliografia

• [1] Massimo Brandolini, Young J. Shin, Karthik Raviprakash, Tao Wang, Rong Wu, Hemasundar Mohan Geddada, Yen-Jen Ko, Yen Ding, Chun-Sheng Huang, Wei-Ta Shih, Ming-Hung Hsieh, Acer Wei-Te Chou, Tianwei Li, Ayaskant Shrivastava, Dominique Yi-Chun Chen, Bryan Juo-Jung Hung, Giuseppe Cusmai, Jiangfeng Wu, Mo Maggie Zhang, Yuan Yao, Greg Unruh, Ardie Venes, Hung Sen Huang, and Chun-Ying Chen, „A 5 GS/s 150 mW 10 b SHA-Less Pipelined/SAR Hybrid ADC for Direct-Sampling Systems in 28 nm CMOS”, IEEE J. of Solid-State Circuits, Vol. 50, No. 12, pp. 2922-2934, Dec. 2015
• [2] Suszyński R., „Aspekty projektowania analogowo-cyfrowych przetworników CMOS trybu prądowego”, monografia nr 291, Politechnika Koszalińska 2015, ISBN 978-83-7365-377-1
• [3] Hyun H. Boo, Duane S. Boning, Hae-Seung Lee, „A 12b 250 MS/s Pipelined ADC With Virtual Ground Reference Buffers”, IEEE J. of Solid-State Circuits, Vol. 50, No. 12, pp. 2912-2921, Dec. 2015
• [4] Sang-Soo Lee, Rajesh H. Zele, David J. Allstot, Guojin Liang, „A Continuous-Time Current-Mode Integrator”, IEEE Transactions on Circuits and Systems, VOL. 38, NO. 10, pp. 1236-1238, Oct. 1991
• [5] Handkiewicz A., S. Szczęsny, M. Kropidłowski, „Over rail-to-rail fully differential voltage-to-current converters for nm scale CMOS technology”, Analog Integrated Circuits and Signal Processing, DOI 10.1007/s10470-017-1071-7, published online: 6 Nov. 2017
• [6] Andrzej Handkiewicz, Piotr Katarzyński, Szymon Szczęsny, Mariusz Naumowicz, Michał Melosik, Paweł Śniatała, VHDLAMS in switched-current analog filter pair design based on a gyrator-capacitor prototype circuit, International Journal of Numerical Modelling: Electronic Networks, Devices and Fields, vol. 27, Issue 2, pp. 268-281, 201

Uwagi

Opracowanie rekordu w ramach umowy 509/P-DUN/2018 ze środków MNiSW przeznaczonych na działalność upowszechniającą naukę (2018).