Design of the integrated dual stage charge sensitive amplifier

• Autorzy: Kasiński K , Kłeczek R

Warianty tytułu

PL

Projekt scalonego dwustopniowego wzmacniacza ładunkowego

• Języki publikacji: EN

Abstrakty

EN

This paper presents a dual stage charge sensitive amplifier designed for long silicon strip detectors. It allows to obtain a linear transfer characteristics of the Time-over-Threshold processing using a constant current feedback for input charge pulse and its arrival time measurements when working with large capacitance sensors (at the order of tens pF). The paper includes details of architecture and simulation results. Moreover, a study towards implementation of switchable amplifier’s bandwidth for enhanced charge measurements is presented.

PL

Artykuł prezentuje dwustopniowy wzmacniacz ładunkowy zaprojektowany do pracy z długimi krzemowymi detektorami paskowymi. Umożliwia on uzyskanie liniowej charakterystyki przetwarzania typu Time-over-Threshold z rozładowaniem prądem stałym przy pracy z sensorami o dużej pojemności (np. 30 pF). Artykuł zawiera szczegółowy opis architektury i wyników symulacyjnych. Ponadto, przedstawione zostały badania w kierunku wykorzystania wzmacniacza z przełączalnym pasmem w celu podwyższenia dokładności pomiaru ładunku.

Słowa kluczowe

EN

application specific integrated circuit; silicon strip detector; charge sensitive amplifier; time-over-threshold

PL

specjalizowane układy scalone; krzemowe detektory paskowe; wzmacniacz ładunkowy

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2013
• Tom: Vol. 54, nr 12
• Strony: 28--31
• Opis fizyczny: Bibliogr. 8 poz.

Twórcy

autor

Kasiński K

• AGH University of Science and Technology, Department of Measurement and Electronics, Krakow

autor

Kłeczek R

• AGH University of Science and Technology, Department of Measurement and Electronics, Krakow

Bibliografia

• [1] K. Kasinski, R. Kleczek, P. Grybos, R. Szczygiel, “Time-over-Threshold Processing Implementation for Silicon Detectors with Large Capacitances,” Proceedings of IEEE Nuclear Science Symposium and Medical Imaging Conference, Anaheim, CA, USA (2012).
• [2] K. Kasinski, “Multichannel Integrated Integrated Circuits for Silicon Strip Detectors Readout with Timestamping and Amplitude Pulse Measurement”, Ph.D. Thesis, AGH University of Science and Technology, Cracow, Poland (2012).
• [3] K. Kasinski, R. Szczygiel, P. Grybos, „TOT 01, a time-over-threshold based readout chip in 180 nm CMOS technology for silicon strip detectors”, JIN ST Journal of Instrumentation, doi: 10.1088/1748-0221/6/01/C01026.
• [4] K. Kasinski, R. Szczygiel, P. Grybos, „TOT 02, a time-over-threshold based readout chip in 180 nm CMOS process for long silicon strip detectors”, Proceedings of IEEE Nuclear Science Symposium and Medical Imaging Conference, Valencia, Spain (2011).
• [5] J. Luo, Z. Deng, G. Wang, C. Cheng, Y. Liu, “Design of A Low Noise Readout ASIC for CdZnTe Detector”, 2010 IEEE Nuclear Science Symposium Conference Record (NSS/MIC ), p. 3804-3807, 2010.
• [6] J-F. Genat, O. Le Dortz, A. Lounis, G. Martin-Chassard, J. Tongbong, D. Thienpont, “OMEGAPI X2: 3D integrated circuit prototype dedicated to the ATLAS pixel detector for the High Luminosity LHC”, 2013 IEEE Nuclear Science Symposium Conference Record (NSS/MIC ),p. 793–796, 2010.
• [7] X. Yun, M. Stanacevic, S. Luryi, “Low-Power Amplifier for Readout Interface of Semiconductor Scintillator”, IEEE Transactions on Nuclear Science, p. 2129–2136, Vol. 58 4 (2011).
• [8] R. Kleczek, P. Grybos, „FSDR16 a low noise, fast silicon strip detector readout IC with a 5th order complex shaping amplifier in 180 nm CMOS” 2011 IEEE Nuclear Science Symposium and Medical Imaging Conference, 23–29 October 2011, Valencia, Spain.