Programowalny kontroler mikroprocesorowych układów transmisji równoległej z interfejsem SPI

• Autorzy: Arnold K. , Michalak S.

Warianty tytułu

EN

A programmable controller of microprocessor PPI devices with SPI interface

• Języki publikacji: PL

Abstrakty

PL

W pracy wskazano możliwości zwiększenia liczby portów równoległych w systemach mikroprocesorowych i rozszerzenia trybów ich pracy z wykorzystaniem programowalnych układów peryferyjnych. Omówiono istniejące ograniczenia i zaproponowano rozwiązanie problemu multi-liniowej komunikacji mikrokontrolerów z otoczeniem przez sterowanie układów PPI z poziomu kontrolera CPLD. Zaprezentowano architekturę kontrolera, komunikującego się z jednostką centralną przez interfejs SPI. Przedstawiono wyniki implementacji kontrolera w strukturze CPLD.

EN

In this paper the possibility of increasing parallel inputs and outputs in microprocessor systems with programmable peripheral interface (PPI) is presented. An idea of the PPI subsystem with a central processor unit (CPU), a serial programmed bus/address/interrupt controller and parallel transmission devices is proposed (Fig. 1). The Serial Peripheral Interface (SPI) communication protocol between the CPU and the controller is used for sending instructions and data, where the CPU works as a master and the controller as a slave. The controller is responsible for address decoding, data transferring and interrupts receiving (Fig. 2). The SPI interface minimizes the necessary I/O ports of CPU, therefore only two additional signals /STR and /INT0 are required. The instruction sequences and the data are composed of two bytes (Fig. 3), the higher one includes codes for creating control signals for the controller and read/write cycles for 82C55A devices (Tab. 1). The block diagram of the PPI subsystem with a CPLD controller and an ATmega 16A microcontroller is shown in Fig. 4. The controller was implemented in the XC9572XL device (Tab.2) and the Behavioral and Post-Fit Simulations were made for functional tests. The Xilinx XC9500XL family is fully 5V (CMOS, TTL) tolerant even though the core power supply is 3.3 volts, so the controller can work in mixed (5V/3.3V/2.5V) systems, with low power supply microprocessors. Use of this one programmable device give us a chance for creating a flexible controller, which can work with any kind of central units supported SPI interface.

Słowa kluczowe

PL

mikroprocesory; podsystem transmisji równoległej; kontroler magistrali; układy CPLD

EN

microprocessors; PPI subsystem; bus controller; CPLD

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2013
• Tom: R. 59, nr 8
• Strony: 803--805
• Opis fizyczny: Bibliogr. 10 poz., rys., tab.

Twórcy

autor

Arnold K.

• Politechnika Poznańska, Wydział Elektroniki i Telekomunikacji, ul. Polanka 3, 60-965 Poznań

autor

Michalak S.

• Politechnika Poznańska, Wydział Elektroniki i Telekomunikacji, ul. Polanka 3, 60-965 Poznań

Bibliografia

• [1] ATmega16A. 8-bit AVR Microcontroller with 16K Bytes In-System Programmable Flash. Atmel Corporation 2009.
• [2] A. K. Ray, K. M. Bhurchandi: Advanced Microprocessors and Peripherals. Tata McGraw-Hill, New Delhi 2007.
• [3] Microperipheral MegaCore Function. Data Book, Altera 1997.
• [4] Pradeep Kumar Jaisal, Anant G. Kulkarni, Srikant B. Burje: Design and Simulation of 8255 Programmable Peripheral Interface Adapter using VHDL. International Journal of Computer Science and Technology, IJCST Vol. 2, Issue 1, March 2011.
• [5] Arnold K., Michalak S.: Implementacja kontrolera mikroprocesorowych układów transmisji równoległej w strukturach CPLD. Pomiary Automatyka Kontrola, vol. 58, nr 7/2012, s. 635-637.
• [6] Oudjida A. K., Berrandjia M. L., Tiar R., Liacha A., Tahraoui K.: FPGA Implementation of I2C and SPI protocols: A comparative study. Electronics, Circuits and Systems, ICECS 2009, 16th IEEE International Conference, pp. 507-510, 2009.
• [7] Jamro E., Wielgosz M., Cioch W., Bieniasz S.: Efektywna komunikacja ARM-FPGA z użyciem interfejsu SPI. Pomiary Automatyka Kontrola, vol. 57, nr 8/2011, s. 874-876.
• [8] Maśnicki R., Hallmann D.: Akwizycja danych z ADC z wykorzystaniem FPGA. Pomiary Automatyka Kontrola, vol. 58, nr 11/2012, s. 912-915.
• [9] 82C55A Data Sheet FN2969.10. Intersil 2006.
• [10] XC9572XL High Performance CPLD. Product Specification. Xilinx 2007.