Hardware-in-the-Loop simulation applied to roadheader cutting head speed control system testing

• Autorzy: Heyduk A. , Joostberens J.

Identyfikatory

DOI

10.7494/miag.2017.4.532.35

Warianty tytułu

PL

Metoda hardware-in-the-loop w zastosowaniu do badania układu regulacji prędkości kątowej głowic urabiających kombajnu chodnikowego

• Języki publikacji: EN PL

Abstrakty

EN

This paper presents a description of the test stand and results of the Hardware-in-the-Loop simulation for the angular speed control system of roadheader cutting heads. The system has been implemented in the LabView package using National Instruments cRIO and cDAQ devices. The system uses a discrete PI controller implemented with a cRIO FPGA module. Some results of simulation tests undernormal operating conditions and in emergency conditions have been presented.

PL

W artykule przedstawiono opis stanowiska badawczego oraz wyniki symulacji metodą Hardware-in-the-Loop przeprowadzonej dla układu regulacji prędkości kątowej głowic urabiających kombajnu chodnikowego. Układ został utworzony w systemie LabView z wykorzystaniem urządzeń cRIO oraz cDAQ. W układzie zastosowano dyskretny regulator typu PI zrealizowany z wykorzystaniem sterownika cRIO. Przedstawiono wyniki badań symulacyjnych w stanach normalnej pracy oraz w stanach awaryjnych.

Słowa kluczowe

EN

roadheader; angular speed control; Hardware-in-the-Loop simulation

PL

kombajn chodnikowy; regulacja prędkości kątowej; hardware-in-the-loop

• Wydawca: Wydawnictwa AGH
• Czasopismo: Mining – Informatics, Automation and Electrical Engineering
• Rocznik: 2017
• Tom: R. 55, nr 4
• Strony: 35--41 [tekst ang.] 42--48 [tekst pol.]
• Opis fizyczny: Bibliogr. 13 poz., rys., wykr., zdj.

Twórcy

autor

Heyduk A.

• Department of Electrical Engineering and Automation in Industry Faculty of Mining and Geology Silesian University of Technology ul. Akademicka 2, 44-100 Gliwice, Poland

autor

Joostberens J.

• Department of Electrical Engineering and Automation in Industry Faculty of Mining and Geology Silesian University of Technology ul. Akademicka 2, 44-100 Gliwice, Poland

Bibliografia

• [1] Sarhadi P., Yousefpour S.: State of the art: hardware in the loop modeling and simulation with its applications in design, development and implementation of system and control software, “International Journal of Dynamics and Conrol” 2015, 3: 470–479.
• [2] Jaszczak S.: Procedura Hardware-in-the-Loop w syntezie algorytmów sterowania, “Pomiary – Automatyka – Kontrola” 2010, 56, 7: 685–687.
• [3] Pietrusewicz K.: Projektowanie mechatroniczne. Technika Hardware-in-the-Loop a założenia Industry 4.0, “Napędy i Sterowanie” 2016, 4: 92–98.
• [4] Bouscayrol A.: Hardware-in-the-Loop simulation, Industrial Electronics Handbook, 2nd ed., Vol. 3, Chapter 35, Taylor & Francis, Chicago 2011.
• [5] Bouscayrol A.: Hardware-in-the-Loop simulation, Electric Vehicle Symposium EVS’24, Stavanger 2009.
• [6] Maclay D.: Simulation gets into the loop, “IEEE Review” 1997, 43, 3: 109–112.
• [7] NI cDAQ™-9174 Four-Slot USB Chassis Specifications, National Instruments, 2013.
• [8] NI cRIO-9074XT Reconfigurable Embedded Chassis with IntegratedIntelligent Real-Time Controller, National Instruments, 2016.
• [9] NI 9205 Datasheet 16 AI Differential/32 AI Single-Ended, ±200 mV to ±10 V, 16 Bit, 250 kS/s Aggregate, National Instruments, 2015.
• [10] NI 9263 Datasheet4 AO, ±10 V, 16 Bit, 100 kS/s/ch Simultaneous, National Instruments, 2016.
• [11] AD694 4-20 mA transmitter. DatasheetRev B, Analog Devices Inc, 2002.
• [12] Ponce-Cruz P., Molina A., MacCleery B.: FuzzyLogicType 1 and Type 2 Based on LabVIEW™ FPGA, Springer International Publishing, Heidelberg 2016.
• [13] Baran E.D.: LabVIEW FPGA. Riekonfiguriruyemyye izmieritiel’nyyei i upravlyayushchiye sistemy, “DMK Priess”, Moskva 2009

Uwagi

Opracowanie rekordu w ramach umowy 509/P-DUN/2018 ze środków MNiSW przeznaczonych na działalność upowszechniającą naukę (2018).