Redukcja i kompresja zmiennych w syntezie funkcji generowania indeksów

• Autorzy: Łuba T. , Poźniak K. , Zbierzchowski B.

Identyfikatory

DOI

10.15199/59.2016.10.3

Warianty tytułu

EN

Reduction and compression of variables in synthesis of index generation functions

• Języki publikacji: PL

Abstrakty

PL

Funkcje generowania indeksów znajdują zastosowanie w dystrybucji adresów IP, skanowaniu wirusów oraz wykrywaniu niepożądanych danych. Proponowana w artykule metoda syntezy jest modyfikacją metody redukcji argumentów i dekompozycji funkcjonalnej, polegającej na stosowaniu bramek zamiast komórek logicznych. Metoda zachowuje zalety dekompozycji funkcjonalnej i jest dostosowana do syntezy w strukturach z pamięciami ROM.

EN

Index Generation Functions may be useful in distribution of IP addresses, virus scanning or undesired data detection. In this paper an original method is proposed. The proposed multilevel logic synthesis method based on argument reduction and functional decomposition uses gates instead of logic cells. Furthermore, it preserves advantages of functional decomposition and is well suited for ROM-based synthesis of Index Generation Functions.

Słowa kluczowe

PL

funkcje generowania indeksów; dekompozycja funkcjonalna; redukcja argumentów; komórki logiczne

EN

Index Generation Functions; functional decomposition; argument reduction; logic cells

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2016
• Tom: nr 10
• Strony: 1230--1236
• Opis fizyczny: Bibliogr. 16 poz., rys., tab.

Twórcy

autor

Łuba T.

• Instytut Telekomunikacji, Wydział Elektroniki i Technik Informacyjnych, Politechnika Warszawska

autor

Poźniak K.

• Instytut Systemów Elektronicznych, Wydział Elektroniki i Technik Informacyjnych, Politechnika Warszawska

autor

Zbierzchowski B.

• Instytut Telekomunikacji, Wydział Elektroniki i Technik Informacyjnych, Politechnika Warszawska

Bibliografia

• [1] Borowik G., T. Łuba: Fast Algorithm of Attribute Reduction Based on the complementation of Boolean Function, ch. 2, pp. 25-41, Springer International Publishing, 2014.
• [2] Borowik G., T. Łuba, R Tomaszewicz: On the Memory Capacity to Implement Logic Functions, Eds. F. Pichler, R. Moreno-Diaz, A. Quesada-Arencibia, Computer Aided Systems Theory - EUROCAST 2011, vol.6928: Springer Verlag Berlin Heidelberg, Lecture Notes in Computer Science, 343-350, 2012.
• [3] Brzozowski J. A., T. Łuba: „Decomposition of Boolean Functions Specified by Cubes", in Journal of Multiple-Valued Logic and Soft Computing, Vol. 9, Old City Publishing Inc., Philadelphia, 377-417, 2003.
• [4] Goodman D.J., M.J. Carey: „Nine Digital Filters for Decimation and Interpolation", IEEE Trans. On Acoustics, Speech and Signal Processing 25(2), pp. 121-126,1977.
• [5] Łuba T, G. Borowik: Synteza logiczna, Oficyna Wydawnicza PW, Warszawa 2015.
• [6] Łuba T. (et al.): „Rola i znaczenie syntezy logicznej w eksploracji danych dla potrzeb telekomunikacji i medycyny". Przegląd Telekomunikacyjny. Wiadomości Telekomunikacyjne, nr. 5, 2014.
• [7] Łuba T H. Selvaraj: „A General Approach to Boolean Function Decomposition and its Applications in FPGA-based Synthesis". VLSI Design, Special Issue on Decompositions in VLSI Design, Vol. 3, Nos. 3-4, pp. 289-300,1995.
• [8] Łuba T, J. Rybnik: „Algorithmic Approach to Discernibility Function with Respect to Attributes and Objects Reduction", Foundations of Computing and Decision Sciences, Vol. 18, No. 3-4, 241-258,1993.
• [9] Mańkowski M., T. Łuba, C. Jankowski: Evaluation of Decision Table Decomposition Using Dynamic Programming Classifiers, The 24th International Workshop on Concurrency, Specification and Programming, Sept. 2015.
• [10] Meyer-Baese U.: Digital Signal Processing with Field Programmable Gate Arrays. Springer Verlag, Second Edition, Berlin, 2004.
• [11] Rokach L., O. Maimon: Data Mining using Decomposition Methods, In Oded Maimon O., Lior Rokach R., Data Mining and Knowledge Discovery Handbook, pp. 981-998, Springer, New York 2010.
• [12] Sasao T: Index Generation Functions, Logic Synthesis for Pattern Matching, EPFL Workshop on Logic Synthesis & Verification, Dec. 2015.
• [13] Sasao T: /ndex generation functions: Recent developments, Interna¬tional Symposium on Multiple-Valued Logic (ISMVL-2011), Tuusula, Finland, May 2011.
• [14] Sasao T.: A Reduction Method For the Number of Variables to Represent Index Generation Functions: s-Min Method, IEEE 45th International Symposium on Multiple-Valued Logic, 164-169, 2015.
• [15] Sasao T: Memory-Based Logic Synthesis, Springer New York Dordrecht Heidelberg London, 2011.
• [16] Simovici D.A., M. Zmand, D. Pletea: Several remarks on index gen¬eration functions, International Symposium on Multiple-Valued Logic (ISMVL-2012), Victoria, Canada, May 2012.

Uwagi

PL

Opracowanie ze środków MNiSW w ramach umowy 812/P-DUN/2016 na działalność upowszechniającą naukę