Projekt rekonfigurowalnego układu FPGA do obliczania histogramu

• Autorzy: Szczepanek P.

Warianty tytułu

EN

Design of the FPGA-circuit for the calculation of a histogram

• Języki publikacji: PL

Abstrakty

PL

Histogram jest niezwykle popularnym sposobem przedstawiania wyników różnego rodzaju pomiarów. Istnieje wiele narzędzi umożliwiających obliczanie histogramu. W artykule zaproponowano jedno z rozwiązań oparte na rekonfigurowalnym układzie FPGA. Układy te należą do rodziny reprogramowalnych układów scalonych, które przeżywają w ostatnim czasie bardzo szybki rozwój. Dzięki swojej architekturze, niskopoziomowości i ogromnym możliwościom przetwarzania danych są one bardzo przyszłościowymi narzędziami mającymi niezwykle szeroki wachlarz zastosowań. Z uwagi na duże możliwości FPGA, ich zastosowanie do obliczania histogramu ma szczególne znaczenie wtedy, gdy mamy do czynienia z bardzo szybkim generowaniem dużej ilości danych, z których przetworzeniem poradzi sobie mato które narzędzie poza FPGA. Artykuł opisuje powód wybrania technologii, jaką jest FPGA, do rozwiązania powyższego zadania, założenia techniczne postawione do realizacji projektu oraz jeden ze sposobów obliczania histogramu przez układ FPGA.

EN

Histogram is a very popular way of presenting research's and measurements' results. There are many tools which enable calculating of the histogram. The article presents one of the solutions based on FPGA-circuit. FPGA-circuits are programmable integrated circuits which experience nowadays the rapid development. Due to their architecture and huge data processing capabilities, they are very promising and have a wide range of applications. Considering the processing power of FPGAs, their use for calculating of the histogram is meaningful especially when big amount of data are generated in a very quick way. There are only a few tools except FPGA which are capable to calculate the histogram under such conditions. The article describes reasons why FPGA was chosen in order to solve this task, technical assumptions and the way how FPGA calculates the histogram.

Słowa kluczowe

PL

rekonfigurowalny układ FPGA; układ scalony; histogram; detektor cząstek elementarnych

EN

FPGA circuits; integrated circuit; histogram; elementary particle detector

• Wydawca: Wydawnictwo SIGMA-NOT ; Sieć Badawcza Łukasiewicz - Instytut Mechanizacji Budownictwa i Górnictwa Skalnego
• Czasopismo: Przegląd Mechaniczny
• Rocznik: 2015
• Tom: nr 7-8
• Strony: 49--51
• Opis fizyczny: Bibliogr. 3 poz., rys.

Twórcy

autor

Szczepanek P.

• Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Wydział Inżynierii Mechanicznej i Robotyki

Bibliografia

• 1. Szczepanek P.: Projekt modułu sprzętowego do obliczania histogramu danych wyjściowych detektora cząstek elementarnych. Praca dyplomowa inżynierska. Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Kraków 2015.
• 2. Palka M.: Rekonfigurowalne układy FPGA - wykłady, Uniwersytet Jagielloński, 2014.
• 3. Xilinx, 7 Series FPGAs Overview. Dostępny: http://www.xilinx.com/support/documentation/data_sheets/ds180_7Series_Overview.pdf (odwiedzona: 14.01.2015).