Implementacja algorytmu kodowania i dekodowania LDCP dla zastosowań kosmicznych

• Autorzy: Truszczyński T. , Kurek K.

Identyfikatory

DOI

10.15199/59.2016.6.7

Warianty tytułu

EN

Implementation of LDCP coding and decoding algorithms for space applications

• Konferencja: Krajowa Konferencja Radiokomunikacji, Radiofonii i Telewizji KKRRiT 2016 (XVI ; 27-29.06.2016 ; Kraków, Polska)
• Języki publikacji: PL

Abstrakty

PL

Referat opisuje programową, opartą o procesor ogólnego przeznaczenia, implementację kodera i dekodera kodu LDPC w wersji do zastosowań kosmicznych, zgodnej ze standardami CCSDS (Consultative Committee for Space Data Systems). Program optymalnie wykorzystuje możliwości współczesnych procesorów - wielordzeniowość i instrukcje wektorowe (SIMD). Uzyskane przepływności wskazują na równoprawność proponowanego rozwiązania z implementacjami opartymi o karty graficzne.

EN

The paper describes software implementation of LDPC codec for codes from CCSDS standards based on CPU. The codec takes advantage of possibilities provided by modern processors – multiple cores and vector instructions (SIMD). Achieved throughput shows that proposed approach is comparable with implementations based on graphics processing units.

Słowa kluczowe

PL

CCSDS; kodowanie korekcyjne; LDPC; SIMD

EN

CCSDS; error correcting coding; LDPC; SIMD

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2016
• Tom: nr 6
• Strony: 205—208, CD
• Opis fizyczny: Bibliogr. 7 poz., rys.

Twórcy

autor

Truszczyński T.

• Instytut Radioelektroniki i Technik Multimedialnych, Politechnika Warszawska, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Kurek K.

• Instytut Radioelektroniki i Technik Multimedialnych, Politechnika Warszawska, ul. Nowowiejska 15/19, 00-665 Warszawa

Bibliografia

• [1] Andrews Kenneth, Dolinar Sam, Thorpe Jeremy. 2005. „Encoders for Block-Circulant LDPC Codes”. Proc. IEEE Iternational Symposium on Information Theory (Adelaide, Australia), 2300–2304.
• [2] Wang Guohui, Wu Michael, Yin Bei, Cavallaro Joseph R. 2013. „High Throughput Low Latency LDPC Decoding on GPU for SDR Systems”. IEEE Global Conference on Signal and Information Processing (GlobalSIP) (Austin, Texas).
• [3] Sha Jin, Wang Zhongfeng, Gao Minglun, Li Li. 2009. "Multi-Gb/s LDPC Code Design and Implementation", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 17 (2) : 262–268
• [4] Mackay David, Neal Radford. 1997. "Near Shannon Limit Performance of Low Density Parity Check Codes", Electronics Letters, 32 (18) : 1645–1646.
• [5] Falcao Gabriel. 2010. Parallel Algorithms and Architectures for LDPC Decoding. Praca doktorska. Uniwersytet w Coimbrze, Wydział Nauk i Technologii.
• [6] Gomes Marco, Silva Vitor, Neves Claudio, Marques Ricardo. 2006. „Serial LDPC decoding on a SIMD DSP using horizontal scheduling”. „Proc. 14th European Signal Processing Conf. (EUSIPCO ’06)”.
• [7] CCSDS 131.0-B-2: 2011, TM Synchronization and Channel Coding.