Bezpieczeństwo jednokanałowych urządzeń sterowania

• Autorzy: Pniewski Roman

Identyfikatory

DOI

10.36137/1867P

• Języki publikacji: PL

Abstrakty

PL

Bramki rewersyjne pozwalają na tworzenie układów cyfrowych odpornych na uszkodzenie. Zastosowanie tych bramek umożliwia realizację bezpiecznych układów sterowania. Obecnie, w systemach srk, zamiast układów przekaźnikowych stosuje się systemy mikroprocesorowe. Zastosowanie techniki komputerowej umożliwia konstrukcję bezpiecznych systemów, jednak ze względu na dużą liczbę elementów, maleje niezawodność. Rozwiązaniem alternatywnym jest wykorzystanie logiki rewersyjnej w syntezie systemów cyfrowych. W artykule przedstawiono podstawowe bramki rewersyjne oraz przykład ich wykorzystania w syntezie systemów cyfrowych. Zaletą logiki odwracalnej jest możliwość syntezy układów samotestujących i odpornych na błędy. Wykorzystanie tych układów umożliwi konstrukcję bezpiecznych systemów sterowania. W artykule przedstawiono propozycję zastosowania logiki rewersyjnej w prostych układach sterowania. Pokazano sposób modelowania i symulacji układu opartego na bramkach rewersyjnych.

Słowa kluczowe

PL

logika rewersyjna; systemy srk; bezpieczeństwo

• Wydawca: Instytut Kolejnictwa
• Czasopismo: Problemy Kolejnictwa
• Rocznik: 2020
• Tom: Z. 186
• Strony: 57--63
• Opis fizyczny: Bibliogr. 12 rys., tab.

Twórcy

autor

Pniewski Roman

• Uniwersytet Technologiczno-Humanistyczny im. Kazimierza Pułaskiego w Radomiu, Wydział Transportu i Elektrotechniki

Bibliografia

• 1. Al Mahamud A. et.al.: Synthesis of Fault Tolerant Reversible Logic Circuits, Proceedings of IEEE International Conference on Testing and Diagnosis, Chengdu, China, 2009, pp. 1-4.
• 2. Bruce J.W. et.al.: Efficient adder circuits based on conservative reversible logic gates, In Proceedings of IEEE Computer Society Annual Symposium on VLSI, Pittsburg, PA, 2002, pp. 83-88.
• 3. Haghparast M., Navi K.: A novel fault tolerant reversible gate for nanotechnology based systems, American Journal of Applied Sciences, Vol. 5, No. 5, 2008, pp. 519-523.
• 4. Haghparast M., Navi K.: Design of novel fault tolerant reversible full adder for nanotechnology based systems, World Applied Sciences Journal, Vol. 3, No. 1, 2008, pps. 114-118.
• 5. Kawalec P., Szydłowski J., Mocki J.: Realizacja wybranych algorytmów działania urządzeń srk w programowalnych strukturach logicznych, International Scientific Conference Transport of the 21st Century, Warszawa, 2001.
• 6. Landauer R.: Irreversibility and heat generation in the computational process, IBM Journal of Research and Development, Vol. 5, Issue 3, 1961, pp. 183-191.
• 7. Parhami B.: Fault-Tolerant Reversible Circuits, Proceedings of 40th Asilomar Conference on Signals, Systems and Computers, Pacific Grove, CA, 2006, pp. 1722-1726.
• 8. Pniewski R.: Metoda oceny bezpieczeństwa cyfrowych systemów automatyki kolejowej, Wydawnictwo UTH, Radom 2013.
• 9. Pniewski R., Kornaszewski M., Chrzan M.: Safety of electronic ATC systems in the aspect of technical and operational, 16th International Scientific Conference Globalization and Its Socio-Economic Consequences. Proceedings, Part IV. s. 1729-1735, University of Zilina, The Faculty of Operation and Economics of Transport and Communications, Department of Economics, Rajecke Teplice, Slovak Republic, October 2016.
• 10. Santhi Swaroop V.G: Implementation of Optimized Reversible Sequential and Combinational Circuits for VLSI Applications, Int. Journal of Engineering Research and Applications Vol. 4, Issue 4 (Version 1), April 2014, pp. 382-388.
• 11. Siergiejczyk M.: Wybrane zagadnienia systemów sterowania ruchem i łączności dla Kolei Dużych Prędkości w Polsce, Logistyka, 2012, nr 3, s. 1991-2022.
• 12. Taha S.M.R.: Reversible Logic Synthesis Methodologies with Application to Quantum Computing, Springer International Publishing, Switzerland 2016.

Uwagi

Opracowanie rekordu ze środków MNiSW, umowa Nr 461252 w ramach programu "Społeczna odpowiedzialność nauki" - moduł: Popularyzacja nauki i promocja sportu (2020).