Identyfikacja parametrów dynamicznych linii szybkich przeniesień oraz globalnych linii zegarowych w układach programowalnych Spartan-6

• Autorzy: Kwiatkowski P. , Szymanowski R. , Szplet R.

Warianty tytułu

EN

Identification of dynamic parameters of fast carry chains and global clock networks in Spartan 6 FPGA devices

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono analizę parametrów dynamicznych linii szybkich przeniesień arytmetycznych oraz globalnych linii zegarowych w układzie FPGA Spartan-6 firmy Xilinx. Określono opóźnienia sygnału zegarowego oraz impulsu propagującego się w liniach szybkich przeniesień w oparciu o model czasowy układu. Wyniki symulacji zweryfikowano eksperymentalnie. Ponadto, w artykule określono wpływ warunków otoczenia (temperatury i napięcia zasilania) na opóźnienia w układzie.

EN

This paper presents the analysis of dynamic parameters of fast carry chains and global clock network in Spartan-6 (Xilinx) FPGA devices. The clock signal distribution and the carry chain structure are described in Section 2 (Fig. 1) and in Section 3 (Fig. 3) [1], respectively. Based on the Spartan 6 timing model [2], propagation delays in 32 time coding lines were examined. A relatively large clock skew was observed on the border of some clock regions (Fig. 2). The look ahead carry propagation was also identified. This helped to improve the resolution of coding lines [3] by eliminating death bins. Thanks to the timing model, two different types of coding lines were identified in two kind of SLICEs (Section 3, SLICEL in Fig. 4a and SLICEM in Fig. 4b). The simulation results were compared with the experimental ones obtained from the statistical code density test [4]. The 3-dimensional maps of bin widths (delays) were created to show actual differences between each of 32 coding lines (Fig. 5). The influence of temperature (Fig. 6) and power supply (Fig. 7) on delays in FPGA were also tested based on the behavior of the time coding lines resolution (Section 4). The similar clock network distribution and carry chain structures are also used in the newest FPGAs from Xilinx (Artix, Kintex, Virtex-7). The presented results can be applied to a broad class of programmable devices.

Słowa kluczowe

PL

układy programowalne; przetworniki czasowo-cyfrowe; linie przeniesień arytmetycznych; globalne linie zegarowe

EN

programmable device; time-to-digital converters; carry chains; global clock networks

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2013
• Tom: R. 59, nr 8
• Strony: 757--759
• Opis fizyczny: Bibliogr. 4 poz., rys., wykr.

Twórcy

autor

Kwiatkowski P.

• Wojskowa Akademia Techniczna, ul. Gen. Sylwestra Kaliskiego, 00-908 Warszawa

autor

Szymanowski R.

• Wojskowa Akademia Techniczna, ul. Gen. Sylwestra Kaliskiego, 00-908 Warszawa

autor

Szplet R.

• Wojskowa Akademia Techniczna, ul. Gen. Sylwestra Kaliskiego, 00-908 Warszawa

Bibliografia

• [1] Spartan-6 FPGA Configurable Logic Block User Guide, Xilinx, v1.1, 2010.
• [2] Spartan-6 FPGA Data Sheet: DC and Switching Characteristics, Xilinx, v9.0, 2011.
• [3] Kalisz J.: Review of methods for precise time interval measurements with picoseconds resolution, Metrologia, vo. 41, 2004.
• [4] Cova S., Bertolaccini M.: Differential linearity testing and precision calibration of multichannel time sorters. Nuclear Instruments and Methods, vol. 77, no. 2, 1970.