Zastosowanie arytmetyki ułamkowej w reprogramowalnych jednostkach przetwarzających systemów jednoukładowych

• Autorzy: Maslennikow O. , Ratuszniak P. , Sergiyenko A. , Pawłowski P.

Warianty tytułu

EN

Application of the fractional arithmetic in the reprogrammable processing units of the single-chip systems

• Języki publikacji: PL

Abstrakty

PL

W niniejszej pracy przedstawiono wyniki badań autorów nad zaletami i wadami stosowania arytmetyki ułamkowej w jednostkach przetwarzających (arytmetyczno-logicznych) systemów wyspecjalizowanych przeznaczonych do realizacji w nowoczesnych układach reprogramowalnych. Autorzy porównali dokładność obliczeń przeprowadzonych w arytmetyce ułamkowej z odpowiednią dokładnością klasycznej arytmetyki stałoprzecinkowej dla danych wejściowych różnej wielkości oraz opracowali kilka architektur potokowych i równoległych jednostek przetwarzających realizujących wybrane algorytmy algebry liniowej. Implementacja opracowanych przez autorów kilku z wyżej wymienionych architektur w układach FPGA rodziny Xilinx Virtex4 wykazały, że one lepiej wykorzystują zasoby sprzętowe nowoczesnych układów FPGA (np. wbudowane bloki mnożenia, DSP i pamięci RAM/FIFO). Ponadto złożoność sprzętowa jednostek przetwarzających RFA jest nawet kilkukrotnie mniejsza, a maksymalna częstotliwość działania – nawet dwukrotnie większa w porównaniu do odpowiednich parametrów podobnych jednostek przetwarzających działających na liczbach stało- lub zmienno-przecinkowych (przy porównywalnej dokładności obliczeń).

EN

W niniejszej pracy przedstawiono wyniki badań autorów nad zaletami i wadami stosowania arytmetyki ułamkowej w jednostkach przetwarzających (arytmetyczno-logicznych) systemów wyspecjalizowanych przeznaczonych do realizacji w nowoczesnych układach reprogramowalnych. Autorzy porównali dokładność obliczeń przeprowadzonych w arytmetyce ułamkowej z odpowiednią dokładnością klasycznej arytmetyki stałoprzecinkowej dla danych wejściowych różnej wielkości oraz opracowali kilka architektur potokowych i równoległych jednostek przetwarzających realizujących wybrane algorytmy algebry liniowej. Implementacja opracowanych przez autorów kilku z wyżej wymienionych architektur w układach FPGA rodziny Xilinx Virtex4 wykazały, że one lepiej wykorzystują zasoby sprzętowe nowoczesnych układów FPGA (np. wbudowane bloki mnożenia, DSP i pamięci RAM/FIFO). Ponadto złożoność sprzętowa jednostek przetwarzających RFA jest nawet kilkukrotnie mniejsza, a maksymalna częstotliwość działania – nawet dwukrotnie większa w porównaniu do odpowiednich parametrów podobnych jednostek przetwarzających działających na liczbach stało- lub zmienno-przecinkowych (przy porównywalnej dokładności obliczeń).

Słowa kluczowe

PL

arytmetyka ułamkowa; system jednoukładowy; arytmetyka stałoprzecinkowa

EN

fractional arithmetic; reprogrammable processing units; single-chip systems

• Wydawca: Wydawnictwo Uczelniane Politechniki Koszalińskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
• Rocznik: 2009
• Tom: Nr 1
• Strony: 23--58
• Opis fizyczny: Bibliogr. 22 poz., rys., wykr., tab.

Twórcy

autor

Maslennikow O.

• Wydział Elektroniki i Informatyki Politechnika Koszalińska ul. Śniadeckich 2, 75-453 Koszalin , Polska

autor

Ratuszniak P.

• Wydział Elektroniki i Informatyki Politechnika Koszalińska ul. Śniadeckich 2, 75-453 Koszalin , Polska

autor

Sergiyenko A.

• National Technical University of Ukraine Pr. Peremogy 37, 03056 Kiev, Ukraine

autor

Pawłowski P.

• Wydział Elektroniki i Informatyki Politechnika Koszalińska ul. Śniadeckich 2, 75-453 Koszalin , Polska

Bibliografia

• [1] E. Goetting. Introducing the new Virtex 4 FPGA Family. Xcell jornal, Xilinx, 2005, pp. 6-9.
• [2] Altera FPGA Device Documentation. Informacja dostępna pod adresem WWW http://www.altera.com/literature/lit-index.html.
• [3] К. Underwood. FPGAs vs CPUs: Trends in Peak Floating Point Performance.
• [4] K. D. Underwood, K. S. Hemmert. Closing the Gap: CPU and FPGA Trends in sustained Floating Point BLAS Performance. Proc. IEEE Symp. Field Programmable Custom Computing Machines, FCCM 2004.
• [5] M. Abramovici, C. Stroud, M. Emmert. Using Embedded FPGAs for SoC Yield Improvement. Proc. Int.Conf. DAC’2002, 2002, рp. 713-720.
• [6] Dou, Y., Vassiliadis, S., Kuzmanov, G.K, Gaydadjiev, G.N.:64-bit Floating point FPGA Matrix Multiplication. ACM/SIGDA 13-th Int. Symp. on Field Programmable Gate Arrays, Feb., 2005, FPGA-2005, (2005), 86-95
• [7] R. Scrofano, L. Zhuo, V. Pasana „Area-Efficient Aritmetic Expression Evaluation Rusing Deeply Pineplined Floating-Point Cores”, IEEE Trans. on VLSI Systems, Vol.16, No2, 2008
• [8] M. Beauchamp, S. Hauck, K. Underwood, K. Hemmert „Architectural Modifications to Enhance the Floating-Point Performance on FPGAs”, IEEE Trans. on VLSI Systems, Vol.16, No2, 2008.
• [9] N. Battson. Designing with the Virtex 4 XtremeDSP Slice. Xcell Journal, Xilinx, 2005, pp. 28-31.
• [10] A. Sergyienko, O. Maslennikov, "Implementation of Givens QR Decomposition in FPGA”. Lecture Notes in Computer Science, Springer, 2002, Vol.2328, pp. 453-459.
• [11] O. Maslennikow, Ju. Shevtshenko, A. Sergyienko. Configurable microprocessor array for DSP application. Lecture Notes in Computer Science, Springer, 2004, Vol. 3019, s. 36–41.
• [12] O. Maslennikow. Podstawy teorii zautomatyzowanego projektowania reprogramowalnych równoległych jednostek przetwarzających dla jednoukładowych systemów czasu rzeczywistego. (Monografia habilitacyjna). Wyd. Uczelniane Politechniki Koszalińskiej, Koszalin, 2004, 273 s.
• [13] L. V. Fausett. Numerical Methods: Algorithms and Applications, Prentice Hall, 2003.
• [14] T. Zieliński. Cyfrowe przetwarzanie sygnałów. Od teorii do zastosowań. WKŁ, Warszawa, 2006.
• [15] O. Maslennikow, V. Lepekha, A. Sergyienko A. FPGA Implementation of the Conjugate Gradient Method. Lecture Notes in Computer Science, Springer, 2006, Vol.3911, pp. 526-533.
• [16] Sergiyenko A., Maslennikow O. Structural Designing of IIR-Filters. Proc. 7-th Int. Conf. Computer-Aided Design of Discrete Devices, CAD DD’2007, Mińsk, Białoruś, 2007 (in Russian)
• [17] B. K. P. Horn. Rational Arithmetic for Minicomputers. Software – Practice and Experience, Vol. 8, 1978, pp. 171-176.
• [18] P. Kornerup, D. W. Matula. Finite-precision rational arithmetic: an arithmetic unit. IEEE Transactions on Computers, C-32, 1983, pp. 378-388.
• [19] Maslennikow O., Maslennikowa N., Pawłowski P., Khadzhynov W., Sergiyenko A. Realizacja w FPGA jednostek operacyjnych działających w arytmetyce ułamkowej. Elektronika, nr 11, 2007, s. 34 – 36.
• [20] Maslennikow O., Ratuszniak P., Khadzhynov W., Pawłowski P., Berezowski R., Sergiyenko A. Osobliwości stosowania arytmetyki ułamkowej w nowoczesnych układach FPGA. Elektronika, nr 11, 2008r, 200-2003.
• [21] Maslennikow O., Ratuszniak P., Sergiyenko A. Generator opisów VHDL bloków operacyjnych działających w arytmetyce ułamkowej. Pomiary, Automatyka, Kontrola, nr 8, 2008 r., s.514-516.
• [22] Maslennikow O., Lepekha V., Sergyienko A., Wyrzykowski R. Cholesky LLT - algorithm Implementation in FPGA-based Processor. Lecture Notes in Computer Science, Springer, 2008, Vol.4967, pp. 137-147.