PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Synteza systemów cyfrowych w logice rewersyjnej

Treść / Zawartość
Identyfikatory
Warianty tytułu
EN
Synthesis of digital systems in reversible logic
Języki publikacji
PL
Abstrakty
PL
W artykule przedstawiono zagadnienia związane z syntezą systemów cyfrowych z wykorzystaniem bramek rewersyjnych. W pierwszej części omówiono podstawowe funkcje realizowane przez bramki kwantowe. W drugiej części zostały pokazane symulacyjne modele bramek, zrealizowane w języku VHDL (VHSIC Hardware Description Language). Modele zastosowano w procesie symulacji układów cyfrowych z bramkami rewersyjnymi. Do symulacji wykorzystano program QUCS (Quite Universal Circuit Simulator).
EN
The article presents issues related to the synthesis of digital systems using reversible gates. The first part discusses the basic functions performed by the quantum gate. In the second part of the shown simulation models of goals realized in VHDL (VHSIC hardware description language) .model used in the simulation of digital circuits with gates reversible. Simulation program was used QUCS (Quite Universal Circuit Simulator).
Rocznik
Strony
142--145
Opis fizyczny
Bibliogr. 6 poz., il., rys., pełen tekst na CD
Twórcy
  • Uniwersytet Technologiczno Humanistyczny w Radomiu, student studiów III stopnia
autor
  • Uniwersytet Technologiczno Humanistyczny w Radomiu
Bibliografia
  • 1. Al-Rabadi A. N.: “Reversible Logic Synthesis: From Fundamental to Quantum Computing”. Springer-Verlag, Berlin, Heidenberg, 2004.
  • 2. Feynman R.: “Feynman lectures on computation”. Boston, MA, USA, Addison-Wesley Longman Publishing Co., 1996.
  • 3. Landauer R.: “Irreversibility and heat generation in the computational process”. IBM Journal of Research and Development, Vol. 5, Issue 3, 1961, s. 183-191.
  • 4. Nielsen M. A., Chuang I. L., “Quantum Computation and Quantum Information”, Cambridge University Press, 2000.
  • 5. Pniewski R. Metoda oceny bezpieczeństwa cyfrowych systemów automatyki kolejowej. Monografie Wyd. UTH Radom, ISSN 1642-5278.
  • 6. Pniewski R. Modelowanie logiki rewersyjnej w języku VHDL., Logistyka 3/201.
Uwagi
PL
Opracowanie ze środków MNiSW w ramach umowy 812/P-DUN/2016 na działalność upowszechniającą naukę.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-ce7f43d6-8751-4177-8ecf-e5c6700bf0ca
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.