Wykorzystanie struktur FPGA do implementacji algorytmów cyfrowego przetwarzania sygnałów

• Autorzy: Grzywiński S. , Achtenberg K.

Identyfikatory

DOI

10.5604/01.3001.0010.4118

Warianty tytułu

EN

Using of the FPGA System for DSP Algorithms Implementation

• Języki publikacji: PL

Abstrakty

PL

W artykule opisano zaprojektowany, wykonany praktycznie oraz przebadany dwukanałowy tor cyfrowego przetwarzania sygnału z układem FPGA (Field-Programmable Gate Array), w którym zaimplementowano algorytmy DSP. Opracowany dwukanałowy system pozwala na weryfikację opracowanych algorytmów przetwarzania i estymacji parametrów sygnału radiolokacyjnego o częstotliwości pośredniej implementowanych w równoległej, sprzętowej architekturze FPGA.

EN

In the paper describes designed, performed and tested two-channel digital signal processing circuit with FPGA, which in implemented DSP algorithms. The developed dual-channel system allows verification of developed algorithms for the processing and estimation of indirect-frequency signal parameters implemented in parallel hardware FPGA architecture.

Słowa kluczowe

PL

cyfrowe przetwarzanie sygnałów; FPGA; ADC; DAC; FIR

EN

digital signal processing; FPGA; ADC; DA; FIR

• Wydawca: Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
• Czasopismo: Problemy Mechatroniki : uzbrojenie, lotnictwo, inżynieria bezpieczeństwa
• Rocznik: 2017
• Tom: Vol. 8, Nr 3 (29)
• Strony: 157--164
• Opis fizyczny: Bibliogr. 5 poz., il., wykr.

Twórcy

autor

Grzywiński S.

• Wojskowa Akademia Techniczna, Wydział Mechatroniki i Lotnictwa, ul. gen. Sylwestra Kaliskiego 2, 00-908 Warszawa

autor

Achtenberg K.

• Wojskowa Akademia Techniczna, Wydział Mechatroniki i Lotnictwa, ul. gen. Sylwestra Kaliskiego 2, 00-908 Warszawa

Bibliografia

• [1] Majewski J., P. Zbysiński. 2007. Układy FPGA w przykładach. Legionowo: Wydawnictwo BTC.
• [2] Reference manual, STM32F405/415, STM32F407/417, STM32F427/437 and STM32F429/439 advanced ARM-based 32-bit MCUs, STMicroelectronics, 2015.
• [3] Spartan-3E FPGA Family Data Sheet, Xilinx, 2013.
• [4] 10-Bit, 40/65/80/105 MSPS 3 V Dual Analog-to-Digital Converter, Analog Devices, 2006.
• [5] 10-/12-/14-Bit, 125 MSPS Dual TxDAC+ Digital-to-Analog Converters, Analog Devices, 2011.

Uwagi

PL

Artykuł został opracowany na podstawie referatu prezentowanego podczas XXI Międzynarodowej Szkoły Komputerowego Wspomagania Projektowania, Wytwarzania i Eksploatacji, Jurata, 8-12 maja 2017 r.