Tytuł artykułu
Autorzy
Identyfikatory
Warianty tytułu
Electromagnetic distrubances generated by digital circuits
Języki publikacji
Abstrakty
Przedstawiono przyczyny generowania zaburzeń elektromagnetycznych przez układy cyfrowe w technologii CMOS.
The paper presents reasons for generating electromagnetic disturbances by CMOS digital circuits.
Wydawca
Czasopismo
Rocznik
Tom
Strony
3--5
Opis fizyczny
Bibliogr. 8 poz., rys.
Twórcy
autor
- Katedra Informatyki i Automatyki Akademii Techniczno-Humanistycznej, Bielsko-Biała
autor
- Zakład Inżynierii Procesorów i Jakości Państwowej Wyższej Szkoły Zawodowej w Oświęcimiu
Bibliografia
- [1] Bellaouar A., Elmasry M. 1995. Low-Power Digital VLSI Design. Circuits and Systems, Springer.
- [2] Ben Dhia S., Ramdani M., Sicard E. 2006. Electromagnetic Compatibility of Integrated Circuits: Techniques for Low Emission and Susceptibility, Springer-Verlag.
- [3] Chandrakasan A.P., Sheng S., Brodersen R.W. 1922. Low-Power CMOS Digital Design. IEEE Journal of Solid-State Circuits, 27, (4) pp. 473–484.
- [4] Iman S., Pedram M. 1998. Logic Synthesis for Low Power VLSI Designs. Kluwer.
- [5] Mocha J., Kania D., Woźnica T. 2009. Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA. Przegląd Elektrotechniczny, (7).
- [6] Paul C.R. 1989. Analysis of Linear Circuits. Ne York: McGraw-Hill.
- [7] Paul C.R. 2006. Introduction to Electromagnetic Compatibility, John Wiley&Sons.
- [8] Pedram M. 1996. Power Minimization in IC Design: Principles and Applications. ACM Trans. Design Automat. Electron. Syst., 1, (1), 3–56.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-c762f043-fb91-4bfb-b02b-613b66931e8f