Realizacja na poziomie RTL obliczania pierwiastka kwadratowego z użyciem metody nieodtwarzającej

• Autorzy: Smyk R. , Czyżak M.

Warianty tytułu

EN

Implementation at the RTL level of square rooting with a use of non-restoring method

• Konferencja: Computer Applications in Electrical Engineering (18-19.04.2016 ; Poznań, Polska)
• Języki publikacji: PL

Abstrakty

PL

Obliczanie pierwiastka kwadratowego jest jedną z kluczowych operacji cyfrowego przetwarzania sygnałów szczególnie przy obliczaniu modułu sygnałów zespolonych. W pracy przedstawiono algorytm obliczania pierwiastka kwadratowego metodą nieodtwarzającą oraz jego układową realizację. Metoda umożliwia oszczędną realizację układową bazującą na sumatorach i rejestrach. Przeanalizowano wymagania sprzętowe obliczania pierwiastka kwadratowego dla operandów 8-, 16- i 32-bitowych. Przedstawiono implementację w VHDL oraz wynik syntezy układu dla wybranych wariantów w środowisku Altera Quartus II FPGA.

EN

Computation of square root is the crucial operation in digital signal processing, especially when computing the modulus of complex signals. In this work we present the square rooting algorithm using non-restoring method and its implementation at the RTL level. The method allows for compact realization that uses adders and registers only. The hardware requirements for square rooting for 8-, 16- and 32-bit operand have been analyzed. An VHDL implementation has been presented as well as the results of synthesis for the chosen variants in Altera Quartus II environment.

Słowa kluczowe

PL

FPGA; moduł sygnałów zespolonych; metoda nieodtwarzająca; pierwiastek kwadratowy

• Wydawca: Wydawnictwo Politechniki Poznańskiej
• Czasopismo: Poznan University of Technology Academic Journals. Electrical Engineering
• Rocznik: 2016
• Tom: No. 87
• Strony: 279--288
• Opis fizyczny: Bibliogr. 12 poz., rys., tab.

Twórcy

autor

Smyk R.

• Politechnika Gdańska

autor

Czyżak M.

• Politechnika Gdańska

Bibliografia

• [1] Kabuo H., Taniguchi T., Miyoshi A., Yamashita H., Urano M., Edamatsu H., Kuninobu S., Accurate rounding scheme for the Newton-Raphson method using redundant binary representation, IEEE Trans. Comput., vol. 43, no. 1, Jan. 1994, pp. 43–51.
• [2] Volder J.E., The CORDIC Trigonometric Technique, IRE Transactions on Electronic Computers, Sept. 1959, pp. 330-334.
• [3] Meher P.K., Vallis J., Tso-Bing Juang, Sridharan K., Maharanta K., 50 Years of CORDIC: Algorithms, Architectures, and Applications, IEEE Trans. Circuits Syst. Regular Papers, vol. 56, no. 9, Sept. 2009, pp. 1893-1907.
• [4] Ye M., Liu T., Ye Y., Xu G., Xu T., FPGA Implementation of CORDIC-Based Square Root Operation for Parameter Extraction of Digital Pre-Distortion for Power Amplifiers, In Proc. of 2010 6th International Conference on Wireless Communications Networking and Mobile Computing (WiCOM, 2010), pp. 1-4.
• [5] Xilinx: LogiCORE IP CORDIC v4.0. Product specification. www.xilinx.com March 2011.
• [6] Filip A.E., Linear approximations to sqrt(x2+y2) having equiripple error characteristics, IEEE Trans. Audio Electroacoustics, vol. 21, no. 6, Dec. 1973, pp. 554-556.
• [7] Czyżak M., Smyk R., FPGA realization of an improved alpha max plus beta min algorithm, Poznan University of Technology Academic Journals Electrical Engineering, vol. 80, 2014, pp. 151-160.
• [8] Sutikno T., An efficient implementation of the nonrestoring square root algorithm in gate level, Int. Journal Comput. Theory Eng., vol. 3, no. 1, 2011, pp. 46-51.
• [9] Sutikno T., Jidin Z., Simplified VHDL coding of modified nonrestoring square root calculator. Int. J. Reconfigurable Embed. Syst., vol. 1, no. 1, 2012, pp. 37-42.
• [10] Li Y., Chu W., Implementation of Single Precision Floating Point Square Root on FPGAs, Proc. of 5th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, 1997, pp. 227-232.
• [11] Li Y., Chu W., A New Non-Restoring Square Root Algorithm and Its VLSI Implementations, Proc. on 1996 IEEE International Conference on Computer Design: VLSI in Computers and Processors, ICCD '96, 1996, pp. 538-544.
• [12] Altera, Overview Cyclone V FPGA & SoC, www.altera.com , 01.2016.

Uwagi

Opracowanie ze środków MNiSW w ramach umowy 812/P-DUN/2016 na działalność upowszechniającą naukę.