Minimum Operating Supply Voltage of MCML Circuits

• Autorzy: Hu J. , Ni H.

Warianty tytułu

PL

Układ MCML z minimalnym operacyjnym napięciem zasilającym

• Języki publikacji: EN

Abstrakty

EN

The power dissipations of the MCML circuits can be effetely reduced by lowering its supply voltage. In this paper, a low-power scheme for MCML circuits is proposed, where the pull-down network (PDN) NMOS transistors operate at saturation region or linear region, so that the minimum source voltage can be effectively reduced. The analysis for minimum operating supply voltage of MCML circuits is addressed. Scaling down the supply voltage of MCML circuits is investigated. A mode-10 counter at a NCSU 45nm technology is implemented to verify its power efficiency.

PL

W artykule przedstawiono schemat obwodu logicznego typu MCML niskiej mocy. Struktura zawiera tranzystory NMOS pull-down pracujące w obszarze nasycenia lub liniowym. Przeprowadzono analizy przy minimalnym napięciu zasilającym układ. W celu weryfikacji energooszczędności obwodu zbudowano licznik w trybie mode-10 w technologii NCSU (45nm).

Słowa kluczowe

EN

MOS current mode logic; minimum operating supply voltage; low power and high-speed applications

PL

układ prądowy logiczny MOS; napięcie operacyjne minimalne zasilające; aplikacje niskiej mocy dużej prędkości

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2013
• Tom: R. 89, nr 3b
• Strony: 38--40
• Opis fizyczny: Bibliogr. 7 poz., schem., wykr.

Twórcy

autor

Hu J.

• Faculty of Information Science and Technology, Ningbo University

autor

Ni H.

• Faculty of Information Science and Technology, Ningbo University

Bibliografia

• [1] Zhang W. Q., Su L., Zhang Y., Li L. F., Hu J. P., Low-leakage flip-flops based on dual-threshold and multiple leakage reduction techniques, Journal of Circuits, Systems and Computers, 20 (2011) 147-162.
• [2] Hu J. P., Yu X. Y., Low voltage and low power pulse flip-flops in nanometer CMOS processes, Current Nanoscience, 8 (2012), 102-107.
• [3] Yamashina M., Yamada H., An MOS current mode logic (MCML) circuit for low-power sub-GHz processors, IEICE Transactions on Electronics, E75-C (1992) 1181-1187.
• [4] Wu Y. B., Hu J. P., Low-voltage MOS current mode logic for low-power and high speed applications, Information Technology Journal, 10 (2011), 2470-2475.
• [5] Caruso G., Macchiarella A., A design methodology for lowpower MCML ring oscillators, Proceedings of European Conference on Circuit Theory and Design, (2007) 657-678.
• [6] Anis M. H., Elmasry M. I., Power reduction via an MTCMOS implementation of MOS current mode logic, Proceedings of IEEE International ASIC/SOC Conference, (2002) 193-197.
• [7] Alioto M., Palumbo G., Design strategies for source coupled logic gates, IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, 50 (2003) 640-654.