Wykrywanie hazardów w systemach cyfrowych

• Autorzy: Pniewski R.

Warianty tytułu

EN

Detection of hazards in digital systems

• Języki publikacji: PL

Abstrakty

PL

Głównym problemem w rzeczywistym funkcjonowaniu systemów cyfrowych są występujące w nich zjawiska szkodliwe. Występowanie tych zjawisk związane jest z różnymi czasami propagacji sygnałów przez bramki. W artykule pokazano metody wykrywania i likwidacji hazardów w systemach cyfrowych. Przedstawiono dwie, opracowane przez autora metody: metodę symulacyjną i analizę relacji między implikantami.

EN

The main problem in the real functioning of the digital systems are found in these harmful phenomena. The occurrence of these phenomena is related to the different times of the signals by the gateway. This article presents methods for the detection and elimination of hazards in digital systems. The paper presents two methods developed by the author: method simulation and analysis of the relationship between implicants.

Słowa kluczowe

PL

system cyfrowy; hazard zasadniczy; wyścig krytyczny; tablica Karnaugh‟a

EN

digital system; simulation method; hazard

• Wydawca: Sieć Badawcza Łukasiewicz - Poznański Instytut Technologiczny
• Czasopismo: Logistyka
• Rocznik: 2014
• Tom: nr 6
• Strony: 8830--8837
• Opis fizyczny: Bibliogr. 10 poz., rys., pełny tekst na CD3

Twórcy

autor

Pniewski R.

• Uniwersytet Technologiczno-Humanistyczny im. Kazimierza Pułaskiego w Radomiu, Wydział Transportu i Elektrotechniki; 26-600 Radom; ul. Malczewskiego 29. Tel: + 48 48 361-77-28, Fax: + 48 48 361-77-42

Bibliografia

• 1. Breuer, M.A., Friedman A.D. Digital Systems Testing and Testable Design IEEE PRESS Marketing 1990.
• 2. Cheng, W. Yu M. Differential Fault Simulation for Sequential Circuits, J. Electron. Testing: Theory and Applications, Vol. I, 1990
• 3. Drechsler R. Advanced Formal Verification Kluwer Academic Publishers 2004
• 4. Fuhrer R.M., Lin B., Nowick S. M. Symbolic hazard-free minimization and encoding of asynchronous finite state machines. In Proc. International Conference on Computer-Aided Design (ICCAD). IEEE Computer Society Press, Los Alamitos, CA, 1995
• 5. Fujita M., Ghosh I., Prasad M. Verification Techniques For System-Level Design, MK 2007
• 6. Myers C., Jacobson H. Efficient exact two-level hazard-free logic minimization. In Proc. International Symposium on Advanced Research in Asynchronous Circuits and Systems, March 2001
• 7. Pniewski R., Strzyżakowski Z. Symulacja trójwartościowa – wykrywanie hazardów w układach cyfrowych, 10th International Conference "Computer Systems Aided Science, Industry and Transport", Transcomp 2006, vol.2, Zakopane 2006
• 8. Pniewski R., Kornaszewski M. Algorytmy symulacji układów cyfrowych. Logistyka 6/2011, ISSN 1231-5478
• 9. Pniewski R.: Metoda oceny bezpieczeństwa cyfrowych systemów automatyki kolejowej. Wydawnictwo UTH, Radom 2013
• 10. Unger S. H. Hazards, critical races, and metastability. IEEE Transactions on Computers, 44(6):754-768, June 1995