Tytuł artykułu
Wybrane pełne teksty z tego czasopisma
Identyfikatory
Warianty tytułu
Implementation of the 2D convolution algorithm for real timeimage processing
Języki publikacji
Abstrakty
W opracowaniu przedstawiono problemy związane z implementacją algorytmu dwuwymiarowej konwolucji dla obrazu wizyjnego w czasie rzeczywistym na przykładzie nowoczesnego procesora ogólnego przeznaczenia oraz procesorów sygnałowych. W szczególności omówiono architekturę superskalarną procesora Pentium z uwzględnieniem różnych jego wersji (P75, P166, P300, MMX) oraz procesory sygnałowe DSP56000'firmy Motorola i TMS320C80 firmy Texas Instruments. Przedstawiono zagadnienia wpływu poszczególnych elementów architektury tych procesorów na realizację zadań obliczeniowych jakie występują w trakcie wykonywania programu realizującego algorytm konwolucji. Omówiono także wpływ metod konstruowania algorytmu i sposobu jego realizacji przez program użytkowy (na poziomie kodu maszynowego) na czas realizacji obliczeń. Poszczególne implementacje omówione ze szczególnym uwzględnieniem tych aspektów, które wpływają na czas realizacji operacji konwolucji na danych obrazowych i innych podobnie zorganizowanych. Ważnym elementem przedstawionego opracowania są załączone wyniki prac eksperymentalnych.
The real time image convolution, in spite of its mathematical simplicity, is a computationally demanding process. In this paper, therefore, different microprocessors implementations of the convolution have been considered. At first, Pentium family processors architectures have been investigated and the optimal C and assembler programs derived for the different processors: 486, Pentium, Pentium MMX, Pentium II. Consequently, the branch prediction, superscalar, multiplierless convolution, cash-memory, SIMD, dynamic execution options (with respective assembler program modifications) have been tested and computation times derived. FurthermorespecialisedDSP: Motorola's DSP56000 and Texas Instrumenfs TMS320C80 architectures have been investigated and their programming features described. It should be noted that the microprocessors pipelining, loop execution andparallelprocessing and their influence on the computation time and the processors programming have been emphasised for each microprocessor. In conclusion, the considered architectures can compute real time 512 '512 '25 frames image convolution onlyfor the small kernel sizes.
Wydawca
Czasopismo
Rocznik
Tom
Strony
157--171
Opis fizyczny
Bibliogr. 12 poz., tab., rys.
Bibliografia
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-be917a29-b638-4302-a277-45ac9d730635
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.