

Krzysztof RÓŻYC, Ryszard SZPLET, Paweł KWIATKOWSKI, Marek SAWICKI, Zbigniew JACHNA
WOJSKOWA AKADEMIA TECHNICZNA,
ul. Gen. Sylwestra Kaliskiego 2, 00-908 Warszawa

Wielokanałowy modułowy licznik czasu z użyciem układów programowalnych

Mgr inż. Krzysztof RÓŻYC

Ukończył studia na Wydziale Elektroniki Wojskowej Akademii Technicznej. Jest pracownikiem Instytutu Telekomunikacji WAT. Specjalizuje się w projektowaniu i testowaniu urządzeń do pomiaru i generacji odcinków czasu oraz dystrybucji sygnałów zegarowych.



e-mail: krozyc@wat.edu.pl

Mgr inż. Marek SAWICKI

Ukończył studia magisterskie na Wydziale Elektroniki WAT w Warszawie. Aktualnie jest uczestnikiem studiów doktoranckich w tym Wydziale. Zawodowo zajmuje się projektowaniem urządzeń i układów elektronicznych. Szczególną uwagę zwraca na nowoczesne mikrokontrolery i układy reprogramowalne. Jego zainteresowania naukowe skupiają się w obszarze zastosowań sensorów MEMS oraz techniki przetwarzania sygnałów z tego rodzaju czujników.



e-mail: msawicki@wat.edu.pl

Dr hab. inż. Ryszard SZPLET

Jest pracownikiem naukowo-dydaktycznym Wydziału Elektroniki (WEL) Wojskowej Akademii Technicznej (WAT), wykładowcą przedmiotów dotyczących teorii układów cyfrowych oraz projektowania systemów cyfrowych z użyciem układów programowalnych i specjalizowanych. Jego aktywność naukowo-badawcza koncentruje się na opracowywaniu metod i technik precyzyjnego pomiaru i generacji odcinka czasu. Kieruje zespołem badawczym metrologii czasu w Zakładzie Techniki Cyfrowej WEL WAT.



e-mail: rszplet@wat.edu.pl

Dr inż. Zbigniew JACHNA

Ukończył studia na Wydziale Elektroniki Wojskowej Akademii Technicznej. W roku 2003 uzyskał stopień doktora nauk technicznych. Jest adiunktem w Instytucie Telekomunikacji Wydziału Elektroniki WAT. Jego zainteresowania naukowe to projektowanie układów cyfrowych oraz tworzenie oprogramowania w zakresie precyzyjnej metrologii czasu.



e-mail: zjachna@wat.edu.pl

Mgr inż. Paweł KWIATKOWSKI

Jest absolwentem Wydziału Elektroniki Wojskowej Akademii Technicznej. Kontynuuje naukę na studiach doktoranckich. Jego zainteresowania naukowe dotyczą precyzyjnej metrologii czasu, w szczególności projektowania cyfrowych układów generacji i pomiaru odcinków czasu w programowalnych układach FPGA.



e-mail: pkwiatkowski@wat.edu.pl

Streszczenie

Przedstawiono budowę, zasadę działania i wyniki badań wielokanałowego modułowego licznika czasu. Umożliwia on równoczesny pomiar relacji czasowych pomiędzy impulsami wejściowymi (START), pochodzący z maksymalnie sześciu niezależnych źródeł zegarowych, a wspólnym dla wszystkich kanałów impulsem odniesienia (STOP). Moduły pomiarowe licznika wykonano z użyciem układów programowalnych FPGA Spartan-3 (Xilinx). Licznik charakteryzuje się zakresem pomiarowym do 1 s oraz precyzyją pomiarów nie gorszą niż 250 ps.

Słowa kluczowe: układy programowalne, przetworniki czasowo-cyfrowe, licznik czasu, interpolacja dwustopniowa.

A modular multi-channel time counter using programmable devices

Abstract

We present the design, operation and test results of a modular multi-channel time counter built with the use of programmable devices. Its resolution is below 50 ps and the measurement range reaches 1 sec. The design of the counter is shown in Fig. 1. It consists of six independent measurement modules. Each measurement module contains a 2-channel time interval counter (Fig. 2) implemented in a general-purpose reprogrammable device Spartan-3 (Xilinx). To obtain both high precision and wide measurement range, the counting of periods of a reference clock is combined with a two-stage interpolation within a single period of the clock signal [6]. The interpolation involves a four-phase clock in the first

interpolation stage [8] and a time delay coding line in the second interpolation stage. The reference clock module contains an integrated digital synthesizer [7], that provides the reference clock signal of 250 MHz for measurement modules, and is driven by an external clock source of 5 MHz or 10 MHz. The standard measurement uncertainty of the time counter was tested (Figs. 3 and 4) carefully and it did not exceed 250 ps in the full measurement range. As the acid test of the time counter, the differences between signals of 1 PPS from the tested clock sources and the reference 1 PPS signal were also verified (Figs. 5 and 6). The modular design makes the multi-channel time counter easy to modify to meet requirements of various applications.

Keywords: time counter, programmable device, time-to-digital converter, two-stage interpolation.


1. Wstęp

Systemy pomiarowe oparte na precyzyjnym przetwarzaniu czasowo-cyfrowym, obok zastosowań w dalmetrii laserowej [1], często używane są w laboratoriach, np. przy okazji prowadzonych eksperymentów fizycznych. Szczególnie dotyczy to fizyki jądrowej, na potrzeby której opracowano szereg dedykowanych wielokanałowych systemów [2-4]. Innym odbiorcą wielokanałowych liczników czasu są laboratoria metrologii czasu, na wyposażeniu których znajduje się wiele precyzyjnych źródeł sygnału zegarowego. Niezbędne jest monitorowanie jakości tych źródeł poprzez śledzenie ich chodu względem zegara referencyjnego [5]. Wykorzystanie do porównań unormowanych sygnałów 1 PPS, zarówno z wzorca jak również z badanych generatorów, sprawia, że zakres pomiarowy licznika czasu powinien wynosić co najmniej 1 s.

2. Budowa wielokanałowego licznika czasu

Na rys. 1 przedstawiono schemat blokowy wielokanałowego modułowego interpolacyjnego licznika czasu, umożliwiającego równoczesny pomiar relacji czasowych pomiędzy impulsami wejściowymi (START) pochodzącymi z sześciu źródeł sygnałów zegarowych a wspólnym dla wszystkich kanałów impulsem (STOP) z zegara referencyjnego.

Licznik utworzony jest z sześciu niezależnych modułów pomiarowych, zawierających scalone liczniki czasu (SLC) wykonane z użyciem układów programowalnych FPGA Spartan-3 (*Xilinx*). W układach tych zaimplementowano dwukanałowe liczniki czasu wykorzystujące interpolacyjną metodę pomiaru [6], pozwalającą na uzyskanie dużego zakresu pomiarowego oraz wysokiej rozdzielczości. Każdy z modułów pomiarowych zawiera dodatkowo tor wejściowy kształtujący i normujący amplitudę sygnału wejściowego START doprowadzonego do wejść SLC. Impulsy sygnału referencyjnego STOP doprowadzone do wejścia dedykowanego modułu, poddawane są kształtowaniu i normowaniu amplitudy, a następnie dystrybuowane do wszystkich modułów pomiarowych za pomocą wielowyjściowego rozdzielacza sygnałów, umieszczonego na płycie bazowej urządzenia. Na płycie tej umieszczono również generator impulsów kalibracyjnych, który przeznaczony jest do identyfikacji charakterystyk przetwarzania konwerterów czas-liczba zawartych w SLC.



Rys. 1. Schemat blokowy modułowego licznika czasu
Fig. 1. Block diagram of the modular time counter

W urządzeniu wykorzystywany jest referencyjny sygnał zegarowy o częstotliwości 250 MHz wytworzony w odrębnym module. Sygnały o częstotliwości 5 MHz lub 10 MHz doprowadzane są do wejść scalonego synteza częstotliwości Si5326 (*Silicon Laboratories*), który z ich użyciem wytworza sygnał o częstotliwości 250 MHz. Dzięki użyciu technice DSPLL układ synteza odznacza się wysoką odpornością na zakłócenia i zmiany napięcia zasilającego, a wytworzony sygnał wyjściowy wysoką stabilnością oraz rozmyciem czasowym nie przekraczającym 300 fs RMS [7]. Sygnał zegarowy dystrybuowany jest do wszystkich modułów pomiarowych za pomocą wielowyjściowego rozdzielacza sygnałów, umieszczonego na płycie bazowej urządzenia.


Wyniki pomiarów z liczników umieszczonych na modułach pomiarowych, przesyłane są magistralą SPI do modułu sterownika, który oblicza rzeczywistą wartość mierzonego odcinka czasu. Moduł sterownika zapewnia również wymianę danych pomiędzy licznikiem czasu a zewnętrznym komputerem zarządzającym pomiarami i rejestrującym ich wyniki. Dane przesyłane są z użyciem interfejsu USB lub Ethernet.

3. Scalony licznik czasu

Każdy z modułów pomiarowych zawiera scalony licznik czasu zaimplementowany w układzie programowalnym FPGA [6]. W celu uzyskania wysokiej rozdzielczości oraz szerokiego zakresu pomiarowego w liczniku użyto interpolacyjną metodę pomiaru. Szeroki zakres otrzymuje się dzięki zliczaniu liczby okresów referencyjnego sygnału zegarowego. Jedynym ograniczeniem zakresu jest długość licznika okresów oraz stabilność sygnału referencyjnego. Wysoką rozdzielczość pomiarów otrzymuje się dzięki interpolacji w zakresie pojedynczego okresu zegara. Dla osiągnięcia wyższej rozdzielczości oraz precyzyji pomiaru stosuje się interpolację wielostopniową. Schemat blokowy scalonego licznika czasu z interpolacją dwustopniową, który zastosowano w modułach pomiarowych licznika, przedstawiono na rys. 2.

Referencyjny sygnał zegarowy o częstotliwości 250 MHz doprowadzony jest do generatora sygnału 4-fazowego oraz licznika głównego. 28-bitowy licznik główny zliczający kolejne impulsy

sygnału zegarowego zapewnia zakres pomiarowy do 1,07374 s. Zastosowanie zegarowego sygnału 4-fazowego pozwala uzyskać w pierwszym stopniu interpolacji rozdzielcość pomiaru równą 1 ns ($T_0/4$). Do generacji tego sygnału użyto linii opóźniającej z odczepami. Elementy opóźniające wykonano w postaci buforów o odpowiednio dobranych czasach propagacji [8]. W pierwszym stopniu interpolacji identyfikowana jest faza sygnału 4-fazowego, w której na wejściu układu wystąpił impuls START (STOP). Dodatkowo moduł ten wytwarza sygnał SYNC_ST (SYNC_SP) służący do (1) rozpoczęcia (zatrzymania) zliczania liczby okresów T_0 przez licznik główny oraz (2) zatrzymania stanu rejestrów w dyskretnej linii kodującej użytej w drugim stopniu interpolacji. Ponieważ wytworzenie sygnału SYNC_ST (SYNC_SP) wymaga czasu niezbędnego do synchronizacji, wejściowy impuls START (STOP) jest opóźniany o czas Δt i doprowadzany do wejścia drugiego stopnia interpolacji. Drugi stopień określa opóźnienie zboża wiodącego impulsu wejściowego względem najbliższego zboża zegara wielofazowego i zapewnia zwiększenie rozdzielczości do około 50 ps.



Rys. 2. Schemat blokowy scalonego licznika czasu
Fig. 2. Block diagram of the integrated time counter

Dane z obu stopni interpolacji przesyłane są do procesora kodu, który na podstawie zebranych w trakcie kalibracji charakterystyk przetwarzania konwerterów określa rzeczywiste wartości opóźnień badanych impulsów START/STOP względem najbliższego zboża zegarowego sygnału referencyjnego 250 MHz. Na podstawie danych z licznika głównego oraz procesorów kodu START i STOP, przesyłanych są do modułu sterownika, możliwe jest obliczenie wartości mierzonego odcinka czasu:

$$T = NT_0 + T_{ST} - T_{SP} \quad (1)$$


Projekt kompletnego interpolacyjnego licznika czasu wykorzystuje 61% ogólnych zasobów logicznych układu Spartan-3, w tym 58% tablic LUT (4171 z dostępnych 7168) oraz 19% przerzutników (1379 z dostępnych 7168).

4. Wyniki pomiarów


Schemat układu pomiarowego umożliwiający wyznaczenie standardowej niepewności pomiarowej każdego z kanałów licznika dla mierzonych odcinków czasu w zakresie do 1 sekundy jest pokazany na rys. 3. Zarówno w liczniku, jak i w generatorze odcinków czasu, do wytworzenia wewnętrznych referencyjnych sygnałów zegarowych wykorzystano sygnały o częstotliwości 10 MHz z rubidowych wzorców częstotliwości FS725 (*SRS*). Sygnał z generatora odcinków czasu dystrybuowany był do wejścia licznika czasu za pomocą rozdzielacza sygnałów charakteryzującego się niskim rozmyciem czasowym (< 4 ps).

Na rys. 4 przedstawiono wyniki wartości odchylenia standar-dowego dla pomiarów odcinka czasu w zakresie od 20 ns do 1 s w każdym z kanałów pomiarowych urządzenia. Licznik charak-teryzuje precyzyję pomiarów nie gorszą niż 250 ps w całym badanym zakresie.


Testom poddano również chód generatorów rubidowego (FS725, SRS) i kwarcowego (E8-Y, Quartzlock) synchronizowanego sygnałem GPS, w stosunku do generatora rubidowego FS725, traktowanego w tym eksperymentie jako wzorcowy. Schemat układu pomiarowego pokazano na rys. 5, a wyniki z fragmentu sesji pomiarowej (czas pomiarów ograniczony do 30 min) na rys. 6.



Rys. 3. Układ pomiarowy 1
Fig. 3. Test setup 1




Rys. 4. Standardowa niepewność pomiarowa kanałów licznika czasu
Fig. 4. Standard measurement uncertainty of the time counter channels



Rys. 5. Układ pomiarowy 2
Fig. 5. Test setup 2

W obu przypadkach obserwujemy zmiany odstojenia sygnałów 1 PPS względem sygnału referencyjnego. Różnice wynikające ze stabilności krótkoczasowych porównywanych generatorów wyra-żane są w wartościach kolejnych pomiarów. Dla generatora rubidoweg obo serwujemy zmiany wartości kolejnych pomiarów w zakresie ± 200 ps. W przypadku generatora kwarcowego cha-

rakteryzującego się mniejszą stabilnością krótkoczasową, wartości kolejnych pomiarów różnią się w zakresie ± 5 ns.



Rys. 6. Chód sygnałów START1 i START2 względem sygnału referencyjnego STOP
Fig. 6. Time difference between the tested signals START1, START2 and the reference signal STOP

5. Wnioski

Opisany licznik czasu charakteryzuje się zakresem pomiarowym do 1 s oraz precyzyją pomiaru nie gorszą niż 250 ps. Dzięki modułowej konstrukcji możliwe jest łatwe zwiększenie liczby kanałów pomiarowych. Zwiększenie precyzyji pomiarów można uzyskać np. poprzez zamianę modułów pomiarowych na nowe, zawierające liczniki czasu o mniejszym błędzie pomiarowym. Innym rozwiązaniem jest wymiana projektu scalonego licznika czasu w układach programowalnych modułów pomiarowych. Dzięki temu możliwa jest zmiana zakresu pomiarowego oraz poprawa precyzyji pomiarów bez konieczności wprowadzania dodatkowych zmian w konstrukcji urządzenia.

Projekt został sfinansowany ze środków Narodowego Centrum Badań i Rozwoju przyznanych na podstawie umowy numer PBSI/B3/3/2012.

6. Literatura

- [1] Młyńczak J., Kopczyński K., Mierczyk Z., Zygmunt M., i in.: Practical application of pulsed "eye-safe" microchip laser to laser rangefinders, Opto-Electronics Review vol. 21(3), September 2013.
- [2] <http://teledynelecroy.com/lrs/dsheets/2228.htm>
- [3] <http://www.phillipsscientific.com/preview/7186pre.htm>
- [4] <http://www.hIGHLANDTECHNOLOGY.com/DSS/V660DS.shtml>
- [5] Kaczmarek J., Mieczulski W., Kozioł M., Czubla A.: Integrated System for Monitoring and Control of the National Time and Frequency Standard, IEEE Trans Instrum Meas, vol. 62, no. 10, October 2013.
- [6] Szplet R., Kalisz J., Jachna Z.: A 45 ps time digitizer with a two-phase clock and dual-edge two-stage interpolation in a field programmable gate array device, Meas. Sci. Technol. 20 (2009) 025108.
- [7] Si5326 Any Frequency Precision Clock Multiplier/Jitter Attenuator, Silicon Laboratories 2010.
- [8] Szplet R., Jachna Z., Kwiatkowski P., Rózyc K.: A 2.9 ps equivalent resolution interpolating time counter based on multiple independent coding lines, Meas. Sci. Technol. 24 (2013) 035904.