Systemy elektroniczne dla toru odczytu danych w eksperymencie CBM

Gumiński, M.; Zabołotny, W.; Byszuk, A.; Kasprowicz, G.; Poźniak, K.; Romaniuk, R.; Kasiński, K.; Szczygieł, R.; Otfinowski, P.; Kłeczek, R.; Zubrzycka, W.

doi:10.15199/13.2018.5.1

Artykuł - szczegóły

Tytuł artykułu

Systemy elektroniczne dla toru odczytu danych w eksperymencie CBM

Autorzy

Gumiński M. , Zabołotny W. , Byszuk A. , Kasprowicz G. , Poźniak K. , Romaniuk R. , Kasiński K. , Szczygieł R. , Otfinowski P. , Kłeczek R. , Zubrzycka W.

Identyfikatory

DOI

10.15199/13.2018.5.1

Warianty tytułu

Electronic systems for the data acquisition at the CBM experiment

Języki publikacji

Abstrakty

CBM jest nowym eksperymentem fizyki wysokich energii (HEP) budowanym w celu badania stanów materii o bardzo dużej gęstości. Artykuł przedstawia budowę i rozwiązania technologiczne systemu akwizycji danych (DAQ), ze szczególnym uwzględnieniem rozwiązań opracowanych przez autorów artykułu. Przedstawiono ogólną budowę systemu systemu detektorowego oraz systemu akwizycji danych. Omówiono platformę sprzętową używaną w eksperymencie, w tym dwa kluczowe elementy: specjalizowany układ scalony STS-XYTER2 oraz płytę AFCK zaprojektowaną wg. standardu μTCA. Przybliżono zagadnienia związane z transmisją danych: opracowany projekt wsadu dla układów FPGA, protokoły transmisji danych, algorytm sortowania próbek oraz oprogramowanie sterujące torem odczytu. Nakreślono również planowane prace oraz kierunki rozwoju projektu łącznie z czynnikami motywującymi zmiany.

CBM is a new high energy physics (HEP) built to study new states of matter of very high density. Article presents architecture and design features of data acquisition (DAQ) chain, with special consideration given to author’s achievements. General architecture of detector and data acquisition systems was outlined. Hardware platform of the experiment was presented, including key elements: STS-XYTER2 chip and μTCA compliant AFCK board. Various topics related to data transmission were depicted: FPGA design, data transmission protocols, data sorting algorithm and software used to control the DAQ chain. Finally, plans of future work are mentioned together with decisive factors.

Słowa kluczowe

FPGA HDL akwizycja danych przetwarzanie danych system odczytu eksperymentu fizyki wysokich energii eksperyment fizyki wysokich energii układy elektroniki front-end mikroelektronika ASIC

FPGA HDL data aggregation data processing readout system for high energy physics experiment high energy physics experiment front-end electronics microelectronics ASIC

Wydawca

Wydawnictwo SIGMA-NOT

Czasopismo

Elektronika : konstrukcje, technologie, zastosowania

Rocznik

2018

Tom

Vol. 59, nr 5

Strony

8--17

Opis fizyczny

Bibliogr. 29 poz., rys.

Twórcy

autor

Gumiński M.

Politechnika Warszawska, Instytut Systemów Elektronicznych, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Zabołotny W.

Politechnika Warszawska, Instytut Systemów Elektronicznych, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Byszuk A.

Politechnika Warszawska, Instytut Systemów Elektronicznych, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Kasprowicz G.

Politechnika Warszawska, Instytut Systemów Elektronicznych, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Poźniak K.

Politechnika Warszawska, Instytut Systemów Elektronicznych, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Romaniuk R.

Politechnika Warszawska, Instytut Systemów Elektronicznych, ul. Nowowiejska 15/19, 00-665 Warszawa

autor

Kasiński K.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Katedra Metrologii i Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

autor

Szczygieł R.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Katedra Metrologii i Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

autor

Otfinowski P.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Katedra Metrologii i Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

autor

Kłeczek R.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Katedra Metrologii i Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

autor

Zubrzycka W.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Katedra Metrologii i Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

Bibliografia

[1] B. Friman, (2011) “The CBM Physics Book: Compressed Baryonic Matter in Laboratory Experiments" Lecture Notes in Physics 814. Heidelberg ; New York: Springer.
[2] K. Fukushima, T. Hatsuda, (2011) “The phase diagram of dense QCD", Rept. Prog. Phys. 74:014001.
[3] V. Friese, (2017) “Perspectives for heavy-ion collisions at future facilities", Acta Physica Polonica B Proceedings Supplement.
[4] W. Müller for the CBM collaboration, (2006) “The CBM Experiment @ FAIR-New challenges for Front-End Electronics, Data Acquisition and Trigger Systems", Journal of Physics: Conference Series, Volume 50.
[5] J. Lehnert, A. Byszuk, D. Emschermann, K. Kasinski, W. Müller, C. Schmidt, R. Szczygieł, W. Zabołotny, “GBT Based Readout in the CBM Experiment", Journal of Instrumentation 12, no. 02 (February 16, 2017): C02061-C02061. https://doi.org/10.1088/1748-0221/12/02/C02061.
[6] P. Leitao, S. Feger, D. Porret, “Test bench development for the radiation Hard GBTX ASIC", Journal of Instrumentation vol. 10 January 2015., doi: 10.1088/1748-0221/10/01/C01038.
[7] R. Romaniuk, W. Zabołotny. “CBM Experiment Local and Global Implications." International Journal of Electronics and Telecommunications 62, no. 1 (January 1, 2016). https://doi.org/10.1515/eletel-2016-0012.
[8] W. Zabołotny, “Dual Port Memory Based Heapsort Implementation for FPGA." In Proc. SPIE, edited by Ryszard S. Romaniuk, 8008:80080E-80080E-9. Wilga, Poland, 2011. https://doi.org/10.1117/12.905281.
[9] W. Zabołotny, “Optimized Ethernet Transmission of Acquired Data from FPGA to Embedded System." In Proc. SPIE, edited by Ryszard S. Romaniuk, 8903:89031L. Wilga, Poland, 2013. https://doi.org/10.1117/12.2033278.
[10] W. Zabolotny, “Low Latency Protocol for Transmission of Measurement Data from FPGA to Linux Computer via 10 Gbps Ethernet Link." Journal of Instrumentation 10, no. 07 (July 28, 2015): T07005- T07005. https://doi.org/10.1088/1748-0221/10/07/T07005.
[11] R. Kleczek, (2017) “Analog front-end design of the STS/ MUCH-XYTER2—full size prototype ASIC for the CBM experiment.", Journal of Instrumentation, 12(1), C01053, Retrieved from http://stacks.iop.org/1748-0221/12/i=01/a=C01053
[12] K. Kasinski., R. Szczygieł, W. Zabolotny, “Back-End and Interface Implementation of the STS-XYTER2 Prototype ASIC for the CBM Experiment.", Journal of Instrumentation 11, no. 11 (November 17, 2016): C11018-C11018. https://doi.org/10.1088/1748-0221/11/11/C11018.
[13] K. Kasinski, R. Szczygiel, W. Zabolotny, J. Lehnert, C. Schmidt, W. Müller, “A Protocol for Hit and Control Synchronous Transfer for the Front-End Electronics at the CBM Experiment.", Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment 835 (November 2016): 66-73. https://doi.org/10.1016/j.nima.2016.08.005.
[14] K. Kasinski, W. Zabolotny, R.Szczygiel, “Interface and Protocol Development for STS Read-out ASIC in the CBM Experiment at FAIR.", In Proc. SPIE, edited by Ryszard S. Romaniuk, 9290:929028. Wilga, Poland, 2014. https://doi.org/10.1117/12.2074883.
[15] K. Kasinski, P. Koczon, S. Ayet, S. Löchner, C. Schmidt, “System- level considerations for the front-end readout ASIC in the CBM experiment from the power supply perspective.", Journal of Instrumentation, 12(3), C03023, 2017, Retrieved from http://stacks.iop.org/1748-0221/12/i=03/a=C03023.
[16] W. Zabołotny, A. Byszuk, D. Emschermann, M. Gumiński, B. Juszczyk, K. Kasiński, G. Kasprowicz, “Design of Versatile ASIC and Protocol Tester for CBM Readout System.", Journal of Instrumentation 12, no. 02 (February 16, 2017): C02060-C02060. https://doi.org/10.1088/1748-0221/12/02/C02060.
[17] W. Zabołotny, G. Kasprowicz, “Data Processing Boards Design for CBM Experiment.", In Proc. SPIE, edited by Ryszard S. Romaniuk, 9290:929023. Wilga, Poland, 2014. https://doi.org/10.1117/12.2073377.
[18] M. Gumiński, W. Zabołotny, G. Kasprowicz, K. Poźniak, R. Romaniuk, “Time and Clock Synchronization with AFCK for CBM.", In Proc. SPIE, edited by Ryszard S. Romaniuk, 9662:96622V. Wilga, Poland, 2015. https://doi.org/10.1117/12.2205798.
[19] C. Ghabrous Larrea, K. Harder, D. Newbold, D. Sankey, A. Rose, A. Thea and T. Williams, “IPbus: a flexible Ethernet-based control system for xTCA hardware", JINST 10 (2015) no.02, C02019. DOI: 10.1088/1748-0221/10/02/C02019.
[20] W. Zabołotny, AFCK_J1B_FORTH - Forth based system for AFCK board initialization and diagnostics, https://github.com/ wzab/AFCK_J1B_FORTH, odwiedzone 10.04.2018.
[21] S. Baron, J. Mendez, (2016) “GBT-FPGA User Guide".
[22] M. Gumiński, W. Zabołotny, K. Poźniak, (2017) “High-speed concentration of sorted data streams for HEP experiments", NICA days 2017, Warszawa.
[23] W. Zabolotny, G. Kasprowicz, A. Byszuk, D. Emschermann, M. Gumiński, B. Juszczyk, J. Lehnert, W. Müller, K. Poźniak, R. Romaniuk, “Versatile Prototyping Platform for Data Processing Boards for CBM Experiment.", Journal of Instrumentation 11, no. 02 (February 10, 2016): C02031-C02031. https://doi.org/10.1088/1748-0221/11/02/C02031.
[24] W. Zabołotny, G. Kasprowicz, A. Byszuk, D. Emschermann, M. Gumiński, K. Poźniak, R. Romaniuk, (2017) “Selection of Hardware Platform for CBM Common Readout Interface.", edited by Ryszard S. Romaniuk and Maciej Linczuk, 1044549. https://doi.org/10.1117/12.2280938.
[25] “HTG-Z920: Xilinx Zynq® UltraScale+™ MPSoC PCI Express Development Platform", http://www.hitechglobal.com/Boards/ MPSOC_UltraScale+.htm, odwiedzone 10.04.2018.
[26] K. Kasinski, R. Kleczek, Dual-stage, Time-over-Threshold based prototype readout ASIC for silicon microstrip sensors, Microelectronics J. 46 (2015) 1248-1257. doi:10.1016/j.mejo.2015.10.011.
[27] K. Kasinski, R. Kleczek, Time and energy measurement ASIC for microstrip detectors with two-level reset system based on the Time-over-Threshold technique. In 2014 IEEE Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC) (pp. 1-6), (2014). https://doi.org/10.1109/NSSMIC.2014.7431035.
[28] K. Kasinski, R. Kleczek, P. Otfinowski, R. Szczygiel, P. Grybos, STS-XYTER, a high count-rate self-triggering silicon strip detector readout IC for high resolution time and energy measurements, in: 2014 IEEE Nucl. Sci. Symp. Med. Imaging Conf., 2014: pp. 1-6. doi:10.1109/NSSMIC.2014.7431048.
[29] K. Kasinski, R. Kleczek, R. Szczygiel, P. Otfinowski, P. Grybos, Noise optimization of the time and energy measuring ASIC for silicon tracking system, in: Proc. 22nd Int. Conf. Mix. Des. Integr. Circuits Syst. Mix. 2015, 2015: pp. 490-495. doi:10.1109/MIXDES.2015.7208569.

Uwagi

Opracowanie rekordu w ramach umowy 509/P-DUN/2018 ze środków MNiSW przeznaczonych na działalność upowszechniającą naukę (2018).

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-b6df8889-9c28-4309-b6da-706f4eb12b8b