Platforma testowa dla prototypowych systemów CPS na bazie wybranego zestawu rozwojowego

• Autorzy: Poczekajło P.
• Języki publikacji: PL

Abstrakty

PL

Artykuł przedstawia projekt platformy testowej dla wybranych systemów cyfrowego przetwarzania sygnałów (CPS). Układ jest podstawą do realizacji dalszych prac naukowych nad implementacją i badaniem dedykowanych metod i systemów CPS. Opisane zostały minimalne wymagania sprzętowe i peryferia niezbędne do realizacji zadania oraz zaproponowano gotowy zestaw uruchomieniowy (rozwojowy) firmy TerasIC jako podstawę platformy. Zaprezentowany został również schemat blokowy układu testowego z pełnym dostępem do danych wejściowych i wyjściowych z poziomu komputera. Ostatecznie działanie platformy zostało zweryfikowane przy implementacji potokowego systemu CPS.

EN

In this paper presents design of the test platform for selected digital signal processing systems (DSP). The system is basis to realization of further scientific work on implementation and testing of dedicated DSP methods and systems. Describes the minimum of hardware and peripherals, necessary to realization of the task and is proposed development board (kit) by TerasIC as a base platform. It is also presented schema of software solutions of test system with full access to input and output data (signal) from the computer. Finally, work of the platform has been verified with implementation original methods of pipeline DSP system.

Słowa kluczowe

PL

CPS; platformy testowe; FPGA; płytka rozwojowa

EN

DSP; test platform; FPGA; development board

• Wydawca: Wydawnictwo Uczelniane Politechniki Koszalińskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
• Rocznik: 2016
• Tom: Nr 9
• Strony: 59--65
• Opis fizyczny: Bibliogr. 12 poz., tab., rys.

Twórcy

autor

Poczekajło P.

• Wydział Elektroniki i Informatyki, Politechnika Koszalińska, ul. JJ Śniadeckich 2, 75-453 Koszalin

Bibliografia

• 1. T. P. Zieliński.: Cyfrowe przetwarzanie sygnałów: od teorii do zastosowań, ISBN 978-83-206-1640-8, Wydawnictwa Komunikacji i Łączności, Wyd. 2 popr, Warszawa 2007.
• 2. G. I. Raho, A. J. Dawood, M. S. Al-Ani: Real Time Fast Algorithm of 2D DWT Based DSP Technology, IJAIEM, Vol. 2, Issue 10, October 2013.
• 3. J. Kim, S. Lee, H.-Y. Sohn: A Multi-DSP Approach for Ultrasound Echo Processing, IFMBE Proceedings, Vol 14 (2006), 1551-1553.
• 4. C. Thomas, P. DeVries, J. Hardin, J. White, „Four-Dimensional Imaging: Computer Visualization of 3D Movements in Living Specimens”, Science, Vol. 273, No. 5275 (1996), str. 603-607.
• 5. P. Poczekajło, R. T. Wirski: Synteza separowalnych trójwymiarowych filtrów ortogonalnych o strukturze potokowej, Przegląd Elektrotechniczny, 89 (2013), nr.10, str. 150-152.
• 6. K. Wawryn, P. Poczekajło, R. Wirski: FPGA implementation of 3-D separable Gauss filter using pipeline rotation structures, Mixed Design of Integrated Circuits & Systems (MIXDES) 2015, 22nd International Conference, Toruń 2015, str. 589-594.
• 7. B. Zamanlooy, V. H. Vaghef, S. Mirzakuchaki, A. S. Bakhtiari, R. E. Atani: A Real Time Infrared Imaging System Based on DSP & FPGA, Advances in Image and Video Technology, Vol. 4872 (2007), str. 16-23.
• 8. J. McAllister: FPGA-based DSP, Handbook of Signal Processing Systems (2010), str. 363-392.
• 9. Terasic [online], http://www.terasic.com.tw/en/, data dostępu: 18.04.2016r.
• 10. Altera [online], https://www.altera.com/, data dostępu: 18.04.2016r.
• 11. Avalon Interface Specifications [online], https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/manual/mnl_avalon_spec.pdf, data dostępu: 18.04.2016r.
• 12. Scilab [online], http://www.scilab.org/, data dostępu: 18.04.2016r.