Bit error notification and estimation in redundant successive-approximation ADC

• Autorzy: Zakharchenko Serhii , Humeniuk Roman

Identyfikatory

DOI

10.35784/iapgos.2225

Warianty tytułu

PL

Powiadomienie o błędzie bitowym i ocena w stopniowej redundantnej aproksymacji ACP

• Języki publikacji: EN

Abstrakty

EN

The article is devoted to research on thepossibilities to useredundant number systems for bit error notification in a successive-approximation ADC during the main conversionmode. The transfer function of a successive-approximation ADC with anon-binary radix is analyzed. If the radixisless than 2,not all possible code combinations appear on the converter output. The process of formation of unused combinations is investigated. Therelationship between the bit’s deviations and the list of unused combinations is established. The possibilities of estimating the bit error value without interrupting the process of analog-to-digital conversion isconsidered.

PL

Artykuł jest poświęcony badaniu możliwości wykorzystania redundantnych systemów liczbowych do powiadamiania o błędach bitowych wstopniowej aproksymacji ACP podczas konwersji głównej. Analizowana jest funkcja transferu stopniowej aproksymacji ACP z niebinarną podstawą. Jeśli podstawa jest mniejsza niż 2, nie wszystkie możliwe kombinacje kodów pojawią się na wyjściu konwertera. Badany jest proces tworzenia nieużywanych kombinacji, i ustalane są relacje między odchyleniami bitu a listą nieużywanych kombinacji. Autorzy również przeanalizowali możliwości oceny wartości błędu bitowego bez przerywania procesu konwersji analogowo-cyfrowej.

Słowa kluczowe

EN

successive approximation ADC; redundant numbersystems; ADC transfer function

PL

stopniowa aproksymacja ACP; redundantne systemy liczbowe; funkcja transferu ACP

• Wydawca: Wydawnictwo Politechniki Lubelskiej
• Czasopismo: Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
• Rocznik: 2020
• Tom: T. 10, nr 4
• Strony: 29--32
• Opis fizyczny: Bibliogr. 7 poz., wykr.

Twórcy

autor

Zakharchenko Serhii

• Vinnytsia National Technical University, Department of Computer Facilities,Vinnytsia, Ukraine

autor

Humeniuk Roman

• Vinnytsia National Technical University, Department of Computer Facilities,Vinnytsia, Ukraine

Bibliografia

• [1] Chakradhar A., Rajesh Kumar Srivastava, Sreenivasa Rao Ijjada: Calibration Techniques of Analog to Digital Converters (ADCs). International Journal of Innovative Technology and Exploring Engineering 8, 2019, 415–419.
• [2] Hae-Seung Lee.: A Self-calibrating 15-bit CMOS A/D Converter. IEEE J. Solid- State Circuits 19(6), 1984, 813–817.
• [3] Hae-Seung Lee, Hodges D. A.: Self-calibration technique for A/D converters. IEEE Transactions on circuits and systems 30(3), 1983, 188–190.
• [4] Khen-Sang Tan, Kiriaki S., de Wit M.: Error correction techniques for high-performance differential A/D Converters. IEEE J. Solid-State Circuits 25(6), 1990, 1318–1327.
• [5] McCreary J. L.: Matching properties, and voltage and temperature dependence of MOS capacitors. IEEE J. Solid-State Circuits 16, 1981, 608–616.
• [6] McNeill J., Coln M. C. W., Larivee B. J.: “Split ADC” Architecture for Deterministic Digital Background Calibration of a 16-bit 1-MS/s ADC. IEEE J. Solid-State Circuits 40(12), 2005, 2437–2445.
• [7] Zakharchenko S., Zakharchenko M., Humeniuk R.: Method of determining the unused combinations in the ADC of successive approximation with weight redundancy. International Conference Methods and Means of Encoding, Protection and Compression of Information (MMEPCI 2017), 114–117.

Uwagi

Opracowanie rekordu ze środków MNiSW, umowa Nr 461252 w ramach programu "Społeczna odpowiedzialność nauki" - moduł: Popularyzacja nauki i promocja sportu (2021).