Scheduling of synchronous dataflow graphs for datapath synthesis

• Autorzy: Maslennikowa N. , Sergiyenko A.
• Języki publikacji: EN

Abstrakty

EN

A method of the schedule searching is proposed, which is based on the properties of the spatial SDF. The method is based on the SDF representation in the multidimensional space. The dimensions of this space are spatial coordinate of the processing unit, time moment of the operator calculation, and operator type. During the synthesis, the nodes are placed in the space according to a set of rules, providing the minimum hardware volume for the given number of clock cycles in the algorithm period. The resulting spatial SDF is described by VHDL language and is modeled and compiled using proper CAD tools. The method is successfully proven by the synthesis of a set of FFT processors, IIR filters, and other pipelined datapaths for FPGA.

PL

Zaproponowany sposób poszukiwania opiera się na właściwościach przestrzennych SDF. Metoda ta bazuje na SDF prezentacji w przestrzeni wielowymiarowej. Wymiarami danej przestrzeni są współrzędne jednostki przetwarzającej, czas momentu obliczeniowego operatora oraz typ operatora. Podczas syntezy, węzły są umieszczone w przestrzeni zgodnie z zestawem reguł, dając minimalną częstotliwość pracy zegara systemowego podczas wykonywania algorytmu. Powstały przestrzenny SDF jest opisany przez język VHDL i jest modelowany i skompilowany przy użyciu odpowiednich narzędzi CAD. Ta metoda jest pomyślnie sprawdzona przez syntezę zestawu procesorów FFT, filtrów IIR, oraz innych potokowych jednostek przetwarzających płytki FPGA.

Słowa kluczowe

EN

data flow graph; DFG (data flow graph); synchronous dataflow graphs; SDFs; matrix; pipelined datapath design

PL

graf zależności informacyjnych; DFG; synchroniczny graf zależności informacyjnych; SDFs; macierz; projektowanie potokowej jednostki przetwarzającej

• Wydawca: Wydawnictwo Uczelniane Politechniki Koszalińskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
• Rocznik: 2015
• Tom: Nr 8
• Strony: 53--60
• Opis fizyczny: Bibliogr. 10 poz., rys., wykr.

Twórcy

autor

Maslennikowa N.

• Computer Engineering Department, Politechnika Koszalińska

autor

Sergiyenko A.

• Computer Engineering Department, National Technical University of Ukraine„KPI”

Bibliografia

• 1. Edwards, S., Lavagno, L., Lee, E.A., Sangiovanny-Vincentelli, A. Design of Embedded Systems: Formal Models, Validation, and Synthesis, Proc. IEEE, Vol. 85, No. 3, p. 366-390, 1997.
• 2. Lee, E. A., Messerschmitt D. G. Static scheduling of synchronous data flow programs for digital signal processing. IEEE Trans. on Computers, Vol. 36, No. 1, p. 24-35, 1987.
• 3. Keshab, K., Parhi, K.K., Chen, Y. Signal Flow Graphs and Data Flow Graphs. In Handbook of Signal Processing Systems, Bhattacharyya, S.S., Deprettere, E.F., Leupers, R. – Ed-s, Springer, p. 791-816, 2010.
• 4. Paulin, P.G., Knight, J.P. Force – Directed Sheduling for the Behavioral Synthesis of ASICs, IEEE Trans. CAD, -Vol. 7, - No. 3, p. 356-370, 1988.
• 5. The Systhesis Approach to Digital System Design, Editors P. Micheli, U. Lauther, P. Duzy, Kluwer Academic Pub, 415 p., 1992.
• 6. Introduction to Scheduling, Y. Robert, and F. Vivien - Ed-s, CRC Press, Taylor and Francis Group, 310 p, 2010.
• 7. Sergiyenko, A.M., Maslennikow, O., Vinogradow Y. Tensor approach to the application specific processor design, Proc.10th Int. Conf. “The Experience of Designing and Application of CAD Systems in Microelectronics”, CADSM'2009, 24-28 Feb. 2009, IEEE Library, -p. 146-149, 2009.
• 8. Sergiyenko, A.M. Doskonaly kistyak grafa algorithmu, Vistnyk NTUU-KPI: Informatics, Operation, and Computer Science, No. 46, p. 62-67, 2007. (in Ukrainian)
• 9. Sergiyenko, A.M. VHDL for Design of Computers, Kiev: DiaSoft, 210 p, 2003. (in Russian)
• 10. Sergiyenko, A., Uzenkov, O. Low-Pass IIR Filter, 2010. Available at http://opencores.org/project,lp_iir_filter

Uwagi

PL

Opracowanie ze środków MNiSW w ramach umowy 812/P-DUN/2016 na działalność upowszechniającą naukę.