Kodowanie stanów energooszczędnych automatów sekwencyjnych wykorzystujące algorytm Kernighana-Lina

• Autorzy: Kajstura K. , Kania D.

Warianty tytułu

EN

Low power FSM state assignment using a Kernighan-Lin algorithm

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono oryginalny dekompozycyjny algorytm kodowania stanów wewnętrznych automatów skończonych, który ukierunkowany jest na minimalizację poboru mocy. W kolejnych krokach następuje podział grafu stanowiącego probabilistyczny opis automatu realizowany za pomocą zmodyfikowanego algorytmu Kernighana-Lina. Wyniki eksperymentów wskazują, że opracowana metoda kodowania prowadzi do redukcji poboru mocy oraz zmniejszenia powierzchni układu.

Słowa kluczowe

PL

pobór mocy; kodowanie stanów; układ synchroniczny; automat skończony

EN

power dissipation; state assignment; synchronous circuit; finite state machine

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2015
• Tom: R. 91, nr 5
• Strony: 155--158
• Opis fizyczny: Bibliogr. 14 poz., rys., tab.

Twórcy

autor

Kajstura K.

• Akademia Techniczno- -Humanistyczna, Katedra Elektrotechniki i Automatyki, ul. Willowa 2, 43-309 Bielsko-Biała

autor

Kania D.

• Politechnika Śląska, Instytut Elektroniki, Akademicka 16, 44-100 Gliwice

Bibliografia

• [1] Pedram M., Power Minimization in IC Design, Principles and Applications, ACM Trans. Design Automat. Electron. Syst., Vol.1, No. 1 (1996), 3-56
• [2] Cirit M.A., Estimating dynamic power consumption of CMOS circuits, Proc. IEEE Int. Conf. CAD, Nov. (1987), 534-537
• [3] Kentzer K., Ghosh A., Devadas S., White J., Estimation of average switching activity in combinational and sequential circuits, Proc. Design Automation Conf., June (1992), 253-259
• [4] Benini L., DeMicheli G., State Assignment for Low Power Dissipation, In IEEE Journal on Solid-state Circuits, Vol. 30, No. 3 (1995), 258-268
• [5] Surti P., Chao L.F., Lower Power FSM Design Using Huffman--Style Encoding, IEEE European Design and Test Conference, (1997), 521-525
• [6] Nőth W., Kolla R., Spanning Tree Based State Encoding for Lower Power Dissipation, Technical report, Dept. of Computer Science, University of Wűrzburg, (1998)
• [7] Roy K., Prasad S. C., Circuit Activity Based Logic Synthesis for Low Power Reliable Operations, IEEE Transactions on VLSI Systems, Vol. 1, No. 4 (1993), 503-513
• [8] Venkataraman G., Reddy S.M., Pomeranz I., GALLOP: Genetic Algorithm Based Low Power FSM Synthesis by Simultaneous Partitioning and State Assignment, 16th International Conference on VLSI Design, (2003), 533-538
• [9] Baccheta P., Daldoss L., Sciuto D., Silvano C., Lower-Power State Assignment Techniques for Finite State Machines, IEEE International Symposium on Circuits and Systems, Vol.2 (2000), 641-644
• [10] Salauyou V., Grześ T., Badania algorytmów kodowania stanów wewnętrznych automatu skończonego zorientowanych na minimalizację poboru mocy, Pomiary, Automatyka, Kontrola, R. 54, Nr 8 (2008), 499-501
• [11] Kajstura K., Kania D., Dekompozycyjna metoda kodowania stanów wewnętrznych automatu skończonego ukierunkowana na minimalizację mocy, Przegląd Elektrotechniczny, Nr 6 (2011), 146-149
• [12] Freitas A. T., Oliveira A. L., Implicit Resolution of the Chapman--Kolmogorov Equations for Sequential Circuits: An Application in Power Estimation, Proceedings of DATE, (2003), 764-769
• [13] Yang S., Logic Synthesis and Optimization Benchmarks User Guide: Version 3.0, Technical Report, Microelectronics Center of North Carolina, (1991)
• [14] Kernighan B. W., Lin S., An efficient heuristic procedure for partitioning graphs, Bell Systems Technical Journal, Vol. 49, No. 1 (1970), 291–307