Sprzętowa implementacja algorytmu maskowania zakłóceń transmisji cyfrowych danych wizyjnych

• Autorzy: Zając W. , Andrzejewski G.

Warianty tytułu

EN

Hardware Implementation of Digital Visual Data Transmission Error Concealment Algorithm

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono wyniki prac nad sprzętową implementacją algorytmu maskowania zakłóceń transmisji cyfrowych danych wizyjnych. Przedstawiono założenia algorytmu, opisano mechanizmy maskowania zakłóceń, zaproponowano strategię implementacji oraz przedyskutowano wyniki.

EN

In the paper there are presented results of work on hardware implementation of digital image data transmission error concealment algorithm. The idea of transmission error concealment of visual data is presented and discussed, Hybrid Error Concealment Algorithm (HECA) operation and structure is described. Considered elements (operational stages) of the HECA algorithm are described in detail. Implementation strategy and results are presented and a conclusion is drawn.

Słowa kluczowe

PL

obraz cyfrowy; transformata kosinusowa; transformata dyskretna; maskowanie zakłóceń transmisji; implementacja sprzętowa; elektrotechnika; elektroenergetyka

EN

digital image processing; discrete cosine transform; error concealment; hardware implementation; electrical technology; electrical power engineering

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2011
• Tom: R. 87, nr 11
• Strony: 186--190
• Opis fizyczny: Bibliogr. 9 poz., il., tabl., wykr.

Twórcy

autor

Zając W.

autor

Andrzejewski G.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. Licealna 9, 65-417 Zielona Góra,

Bibliografia

• [1] Kisilewicz J., Zając W. An Improved Method of Error Concealment in Digital Image Transmission. Modelling and simulation of system. Proceedings of the conference. Ostrava (Cz) 1999.
• [2] Sielicki A., Zając W. Nowa koncepcja korekcji zakłóceń transmisji cyfrowych danych wizualnych z wykorzystaniem techniki maskowania błędów. Pomiary, Automatyka, Kontrola nr 2-3/2003, s. 26-28.
• [3] Zając W. Andrzejewski G. Akceleracja obliczeń wejściowego stopnia filtrującego hybrydowego algorytmu maskowania błędów transmisji obrazu stałego. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne nr 6/2008, s. 734-736.
• [4] Zając W. An Error Concealment Algorithm for Digital Image Transmission. Proceedings of XIV International Symposium on Computer and Information Sciences, Kusadasi Turcja, October 1999.
• [5] Zając W. A hybrid error concealment algorithm for digital image transmission. Proceedings of The Second International Workshop on Multidimensional (nD) Systems. NDS-2000. Czocha Castle, Poland, June 27-30, 2000. Zielona Góra: Technical University Press 2000, p. 263-268.
• [6] Clarke R. Digital Compression of Still Image and Video. Academic Press, London 1995.
• [7] Saegusa, T.; Maruyama, T.; Yamaguchi, Y.; How fast is an FPGA in image processing? International Conference on Field Programmable Logic and Applications, 2008. FPL 2008.
• [8] Albo-Canals, J.; Villasante-Bembibre, J.A.; Riera-Babures, J.; Fernandez-Garcia, N.A.; Brea, V.M.; An efficient FPGA implementation of a DT-CNN for small image gray-scale preprocessing. European Conference on Circuit Theory and Design, 2009. ECCTD 2009.
• [9] Andrzejewski G., Zając W.; Sprzętowa implementacja algorytmu detekcji wzorców błędów DCT w hybrydowym algorytmie maskowania błędów transmisji obrazu stałego HECA. Pomiary, Automatyka, Kontrola Vol. 56, nr 10/2010, s. 1123-1126.