Specyfikacja hierarchicznej maszyny stanów UML 2.4 i jej automatyczna implementacja w języku Verilog

• Autorzy: Bazydło G. , Adamski M.

Warianty tytułu

EN

Specification of UML 2.4 Hierarchical State Machine and its computer based implementation by means of Verilog

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono autorską metodę syntezy behawioralnej sterowników logicznych opisanych diagramami maszyny stanowej UML 2.4. Opisano podzbiór UML wybrany do jednoznacznej, graficznej specyfikacji sterowników logicznych ze szczególnym uwzględnieniem przejść bezwarunkowych, stanów końcowych oraz przejść automatycznych (zakończeniowych). Metoda syntezy została zaimplementowana w systemie U2V umożliwiającym automatyczną implementację w języku opisu sprzętu Verilog.

EN

The paper presents a new, original method of reconfigurable logic controllers (RLC) design. It starts from behavioral specification in UML 2.4 state machine model, which is automatically converted into a structure of hierarchical network of linked state machine on Register Transfer Level (RTL) and described in XML format. Proprietary U2V CAD system transforms an initial graphical specification into a set of related XML modules and generate from them final synthesizable description in Verilog.

Słowa kluczowe

PL

UML; maszyna stanowa; Verilog; FPGA; elektrotechnika; elektroenergetyka

EN

UML; state machine; Verilog; FPGA; electrical technology; electrical power engineering

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2011
• Tom: R. 87, nr 11
• Strony: 145--149
• Opis fizyczny: Bibliogr. 26 poz., il., tabl., wykr.

Twórcy

autor

Bazydło G.

autor

Adamski M.

• Uniwersytet Zielonogórski, Wydział Elektrotechniki, Informatyki i Telekomunikacji,

Bibliografia

• [1] Adamski M., Karatkevich A., Węgrzyn M. (red), Design of embedded control systems, Springer (2005)
• [2] Harel D., Politi M., Modeling Reactive Systems With Statecharts: The Statemate Approach, McGraw Hill Text (1998)
• [3] Łabiak G., Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych, Oficyna Wydawnicza Uniwersytetu Zielonogórskiego (2005)
• [4] Wood S., Akehurst D., Uzenkov O., Howells W., McDonald- Maier K., A Model Driven Development Approach to Mapping UML State Diagrams to Synthesizable VHDL, IEEE Transactions on Computers, 57 (2008), n.10
• [5] Adamski M., Design of reconfigurable logic controllers from hierarchical UML state machines, ICIEA 2009, 4th IEEE Conference on Industrial Electronics and Applications, Xi'an (2009), 82-87
• [6] OMG, OMG Unified Modeling Language. Superstructure. v2.4, www.omg.org/spec/UML/2.4/Superstructure/Beta2/PDF (2011)
• [7] Szmuc T., Szpyrka M., Metody formalne w inżynierii oprogramowania systemów czasu rzeczywistego, WNT (2010)
• [8] W3C, Extensible Markup Language (XML) 1.1 (Sec. Edition), V2.1.1, www.w3.org/TR/2006/REC-xml11-20060816 (2006)
• [9] Kołopieńczyk M., Application of Address Converter for Decreasing Memory Size of Compositional Microprogram Control Unit with Code Sharing, University of Zielona Gora Press (2008)
• [10] Valette R., Etude comparative de deux outils de representation: Grafcet et reseau de Petri, Le Nouvel Automatisme (1978)
• [11] Booch G., Rumbaugh J., Jacobson I., UML przewodnik użytkownika, WNT (2001)
• [12] Bazydło G., Synteza behawioralna sterowników rekonfigurowalnych na podstawie modelu maszyny stanowej UML, Pomiary, Automatyka, Kontrola (2009), nr 7, 508-510
• [13] Minns P., Elliott I., FSM based Digital Design using Verilog HDL, Chichester: John Wiley & Sons Ltd (2008)
• [14] Harel D., Statecharts, A visual formalism for complex Systems, Science of Computer Programming, 8 (1987)
• [15] Bazydło G., Adamski M., Obsługa wyjątków w maszynie stanowej UML realizowanej w mikrosystemach cyfrowych, Pomiary, Automatyka, Kontrola, 56 (2010), nr 7, 728-731
• [16] Bazydło G., Adamski M., Projektowanie sterowników logicznych opisanych diagramami maszyny stanowej UML, Czasopismo Techniczne, seria Informatyka, Politechnika Krakowska, nr 1-I/2008 (2008)
• [17] Bazydło G., Adamski M., Projektowanie sterowników logicznych opisanych diagramami maszyny stanowej UML, Czasopismo Techniczne: Informatyka, z. 24 (2008), 3-18
• [18] Adamski M., Logic synthesis of reconfigurable controllers, IEEE Second International Symposium on Industrial Embedded Systems, SIES’07, Lizbona (2007), 373-376
• [19] Gajski D., Vahid F., Narayan S., Gong J., Specification and Design of Embedded Systems, PTR Prentice Hall (1994)
• [20] Adamski M., Petri Nets in ASIC Design, Applied Mathematics and Computer Science, 3 (1993)
• [21] Adamski M., Barkalov A., Węgrzyn M. (red.), Design of Digital Systems and Devices, Lecture Notes in Electrical Engineering, Springer, 79 (2011)
• [22] Adamski M., Węgrzyn M., Petri nets mapping into reconfigurable logic controllers, Electronics and Telecommunications Quarterly, 55 (2009), n.2, 157-182
• [23] Łuba T. (red.), Programowalne układy przetwarzania sygnałów i informacji Praca zbiorowa, WKŁ (2010)
• [24] Adamski M., Chodań M., Modelowanie układów sterowania dyskretnego z wykorzystaniem sieci SFC, Wydawnictwo Politechniki Zielonogórskiej (2000)
• [25] Basile F., Chiacchio P., Del Grosso D., Modelling automation systems by UML and Petri Nets, Proceedings of the 9th International Workshop on Discrete Event Systems, IEEE, Gooteborg (2008)
• [26] Doligalski M., Konwersja wybranych elementów maszyny stanów UML w ramach dualnej specyfikacji, Przegląd Elektrotechniczny, nr 7 (2009)