Rozpoznawanie uszkodzeń katastroficznych i parametrycznych występujących jednocześnie, w nieliniowych układach analogowych

Kuczyński, A.

Artykuł - szczegóły

Tytuł artykułu

Rozpoznawanie uszkodzeń katastroficznych i parametrycznych występujących jednocześnie, w nieliniowych układach analogowych

Autorzy

Kuczyński A.

Wybrane pełne teksty z tego czasopisma

http://pe.org.pl/

Identyfikatory

Warianty tytułu

Simultaneous recognition of catastrophic and parametric faults in nonlinear analog circuits

Języki publikacji

Abstrakty

W artykule omówiono zasady działania opracowanego algorytmu łączącego możliwości rozpoznawania występujących jednocześnie uszkodzeń katastroficznych i parametrycznych w nieliniowych, analogowych układach elektronicznych. W wyniku wstępnego przetworzenia sygnałów testowych, otrzymanych na drodze pomiaru układów zawierających założone uszkodzenia, tworzone są sygnały uczące jednokierunkową sieć neuronową aproksymującą cechy układu. W treści zamieszczono przykłady ilustrujące działanie prezentowanej metody.

This paper provides an algorithm that allows simultaneous catastrophic and parametric faults recognition in nonlinear analog circuits. First we establish dictionary containing signals measured at the chosen outputs of the unbroken and having assumed faults circuits. The mentioned signals are filtered to get important information, which will be used to learn artificial neural network to recognition the faults. The method is tested by representative examples which are described in the paper.

Słowa kluczowe

analiza uszkodzeń metody słownikowe dyskretna transformata falkowa sztuczne sieci neuronowe elektrotechnika elektroenergetyka

fault recognition dictionary method discrete wavelet transform neural networks electrical technology electrical power engineering

Wydawca

Wydawnictwo SIGMA-NOT

Czasopismo

Przegląd Elektrotechniczny

Rocznik

2011

Tom

R. 87, nr 10

Strony

164--166

Opis fizyczny

Bibliogr. 18 poz., il., tabl., wykr.

Twórcy

autor

Kuczyński A.

Politechnika Łódzka, Instytut Systemów Inżynierii Elektrycznej, ul. Stefanowskiego 18/22, 90-924 Łódź, andrzej.kuczynski@p.lodz.pl

Bibliografia

[1] Mismar D., Soukosov E., Algadi B., Transmission Zeros Based Fault Testing of Analog Circuits, Jordan Journal of Applied Science, (2003), vol. 2, 62-70
[2] Chatterjee A, Concurrent Error Detection and Fault Tolerance in Linear Analog Circuit using continuous Checksums, IEEE Trans.VLSI Systems, (1993), vol. 1, no 2, 138-150
[3] Tadeusiewicz M., Hałgas S., An algorithm for multiple fault diagnosis in analogue circuits, International Journal of Circuit Theory and Applications, (2006), vol. 34, no. 6, 607-615
[4] Horning L.K. et al, Measurements of Quiescent Power Supply Current for CMOS ICs in Production Testing, Proc. Int. Test Conf., (1987), 300-309
[5] Soden J.M., Hawkins F., IDDQ Testing and Defect Classes, Proc. IEEE Custom Int. Circuits Conf., (1995), 633-642
[6] Segura J., Roca M., Mateo D., Rubio A., Built-in dynamic current sensor circuit for digital VLSI CMOS testing, Electronics Letters, (1994), vol. 30, 1668-1669
[7] Su S-T., Makki R.Z., Nagle T., Transient Power Supply Current Monitoring - A New Test Method for CMOS VLSI Circuits, JETTA, (1995), vol. 6, 23-43
[8] Grzechca D., Rutkowski J., Fault diagnosis, electronic circuits, suport vector machine SVM, Metrology and Measurement Systems, (2009), vol. 16, nr 4, 583-597
[9] Spina R., Upadhyays S., Linear Circuit Fault Diagnosis using Neuro-Morphic Analyzer, IEEE Trans. Circuits Syst.II, vol. 44, 188-196, Mar.1997.
[10] Maiden Y., Jervis B.W., Fouillat P., Lesage S., Using Artificial Neural Networks or Lagrange Interpolation to characterize the fault in an Analog Circuit: an Experiment Study, IEEE Trans Instrum.Meas., vol. 48, 932-938, Oct.1999.
[11] Chruszczyk L., Grzechca D., Rutkowski J., Finding of optimal excitation signal for testing of analog electronic circuits, Bulletin of the Polish Academy of Sciences, Technical Sciences, (2007), vol. 55, nr 3, 273-280
[12] Hałgas S., Multiple soft fault diagnosis of nonlinear circuits using the fault dictionary approach, Bulletin of the Polish Academy of Sciences, Technical Sciences, (2008), vol. 56, No.1, 53-57
[13] Kuczyński A., Rozpoznawanie uszkodzeń parametrycznych w nieliniowych układach nieliniowych, przy wykorzystaniu transformacji falkowej i sztucznej sieci neuronowej, Elektronika – Konstrukcje, Technologie, (2010), nr 9
[14] Korzybski M., Ewolucyjna metoda diagnozowania wielokrotnych uszkodzeń parametrycznych i katastroficznych, Przegląd Elektrotechniczny, (2009), rocznik 85, nr 11, 195-198
[15] Ossowski M., Poprawa skuteczności algorytmów detekcji i lokalizacji uszkodzeń nieliniowych układów analogowych za pomocą selekcji cech, Elektronika – Konstrukcje, Technologie, Zastosowania, (2010), rocznik LI, nr 12, 36-39
[16] Bilski P., Wojciechowski W., Brygilewicz W., Diagnostics of Mechatronic Systems Using Fuzzy Logic and Wavelet Transform, Proceedings of the ECCTD'03, (2003), vol. III, 377- 380
[17] Bilski P., Wojciechowski J., Rough-Sets-Based Reduction for Analog Systems Diagnostics, IEEE Transactions on Instrumentation and Measurement, (2011), vol. 60, Issue 3, 880-890
[18] Kuczyński A., Parametric Faults Detection in Analog Circuits Using Polynomial Coefficients in NN Learning, Proceedings of the International Conference on Signals and Electronic Systems ICSES'2010, (2010), 249-252

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-PWA7-0052-0038