Ultra-low power analogue CMOS vision chip

• Autorzy: Jakusz J. , Jendernalik W. , Blakiewicz G. , Piotrowski R. , Szczepański S.

Warianty tytułu

PL

Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu

• Języki publikacji: EN

Abstrakty

EN

The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 μm CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s.

PL

W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s.

Słowa kluczowe

EN

CMOS analogue circuits; image processing; analogue processor; electrical technology; electrical power engineering

PL

układy analogowe CMOS; przetwarzanie obrazu; procesor analogowy; elektrotechnika; elektroenergetyka

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2011
• Tom: R. 87, nr 10
• Strony: 88--91
• Opis fizyczny: Bibliogr. 8 poz., il., tabl., wykr.

Twórcy

autor

Jakusz J.

autor

Jendernalik W.

autor

Blakiewicz G.

autor

Piotrowski R.

autor

Szczepański S.

• Gdansk University of Technology, Department of Microelectronic Systems, Narutowicza St. 80-233 Gdansk,

Bibliografia

• [1] Choi K.H. et all, Light-adaptative vision system for remote surveillance using a smart vision chip, Int. Conf. on Imaging Systems and Techniques (IST), (2010), 270-272
• [2] Li Y.J., Zhang W.Ch., Wu N.J. A novel architekture of vision chip for fast traffic lane detection and FPGA implementation, IEEE Int. Conf. on ASIC (ASICON’09) , (2009), 917-920
• [3] Lopich A., Dudek P., An 80´80 general-purpose digital vision chip in 0.18mm technology, Proc. of 2010 IEEE Int. Symp. on Circuits and Systems (ISCAS), 4257-4260
• [4] Dupret A., Klein J. O., and Nshare A., A DSP-like analog processing unit for smart image sensors, Int. J. Circuit Theory Applicat., (2002), vol. 30, 595-609
• [5] Dudek P., Hicks P.J., A general-purpose processor-per-pixel analog SIMD vision chip, IEEE Trans. Circuits and Systems—I: Regular papers, 52, (1), 2005, 13-20
• [6] Hillier D., Dudek P., Implementing the grayscale wave metric on a cellular array processor chip, 11th Int. Workshop on Cellular Neural Networks, CNNA (2008), 120-124, Spain
• [7] Gottardi M., Massari N., Jawed S.A., A 100mW 128´64 pixels contrast-based asynchronous binary vision sensor for sensor network applications, IEEE J. of Solid-State Circuits, May 2009, vol. 44, no. 5
• [8] Blakiewicz G., Analog multiplier for a low-power integrated image sensor, MIXDES 2009, Proceedings of the 16 international conference: mixed design of integrated circuits and systems. Warsaw University of Technology. - Łódź, 226- 229