System prototypowania aplikacji wykorzystujących logikę rozmytą AVR-FPGA-FIS

• Autorzy: Wyrwoł B.

Warianty tytułu

EN

AVR-FPGA-FIS Fuzzy Logic Development System

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono koncepcję systemu uruchomieniowego AVR-FPGA-FIS, zrealizowanego w oparciu o układ reprogramowalny FPGA rodziny Spartan 3 oraz mikrokontroler AVR rodziny ATMega, wspomagającego tworzenie, uruchamianie i testowanie aplikacji, w których wymagane jest zaimplementowanie algorytmów wnioskowania przybliżonego. Architektura systemu ma charakter otwarty, dzięki czemu możliwa jest jego rozbudowa lub modyfikacja dla potrzeb konkretnie realizowanej aplikacji wykorzystującej logikę rozmytą.

EN

The paper presents idea of the AVR-FPGA-FIS development platform based on field-programmable gate array and general-purpose microcontroller. It combines hardware Spartan-3 Starter Kit board with AVR ATMega family microcontroller expansion board, thus allowing the realization, develop and test of hybrid hardware/software solutions of fuzzy inference systems. The open architecture eases develop of the system and implementation of fuzzy logic for specific application.

Słowa kluczowe

PL

logika rozmyta; wnioskowanie przybliżone; mikrokontroler AVR; układ reprogramowalny FPGA; elektrotechnika; elektroenergetyka

EN

fuzzy logic; fuzzy inference; AVR microcontroller; FPGA programmable chip; electrical technology; electrical power engineering

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2011
• Tom: R. 87, nr 10
• Strony: 60--63
• Opis fizyczny: Bibliogr. 13 poz., il., tabl., wykr.

Twórcy

autor

Wyrwoł B.

• Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Instytut Elektroniki, ul. Akademicka 16, 44-100 Gliwice,

Bibliografia

• [1] Czogała E., Pedrycz W., Elementy i metody teorii zbiorów rozmytych, PWN, Warszawa, 1985
• [2] Driankov D., Hellendoorn H., Reinfrank M., Wprowadzenie do sterowania rozmytego, WNT, Warszawa, 1996
• [3] Wyrwoł B., „System uruchomieniowy AVR-FIS”, Elektronika, nr 9, str. 44-48, 2010
• [4] Yager R.R., Filev D.P., Podstawy modelowania i sterowania rozmytego, WNT, Warszawa, 1995
• [5] Dual-Port Block Memory v6.3, Product Specification DS235, Xilinx, 2005
• [6] Using Block RAM in Spartan-3 Generation FPGAs, Application Note XAPP463, Xilinx, 2005
• [7] Spartan-3 FPGA Starter Kit Board User Guide, User Guide UG130, Xilinx, 2008
• [8] Spartan-3 FPGA Family Data Sheet, Product Specification, DS099, Xilinx, 2009
• [9] Verilog Reference Guide, Xilinx, 1991-1999
• [10] http://sourceforge.net/projects/winavr/files
• [11] http://www.atmel.com
• [12] http://www.atmel.com/dyn/resources/prod_documents/doc2467. pdf
• [13] http://www.cypress.com