A decimation filter design from VHDL specification

• Autorzy: Baraniecki R. , Dąbrowski P. , Hejn K.
• Języki publikacji: EN

Abstrakty

EN

The paper presents a design of a decimation filter - decimator, which can be used as a digital part of an oversampling sigma-delta analog-to-digital converter. The decimator model has been developed in VHDL as a macro parameterized with respect to the word length. A special architecture based on an arithmetic unit aod a sequencer has been chosen to minimize the circuit area. Such an approach was possible due to the regular structure of the decimator.

Słowa kluczowe

EN

converters; decimator; sigma-delta modulator; VHDL

PL

konwertory; konwertory cyfrowe; modulator sigma-delta; VHDL

• Wydawca: Przemysłowy Instytut Elektroniki
• Czasopismo: Prace Przemysłowego Instytutu Elektroniki
• Rocznik: 1998
• Tom: nr 132
• Strony: 156--161
• Opis fizyczny: Bibliogr. 4 poz., rys.

Twórcy

autor

Baraniecki R.

autor

Dąbrowski P.

autor

Hejn K.

• Institute of Electron Technology, Al. Lotników 32/46, 02-668 Warsaw, Poland