Diagnozowanie anologowych układów elektronicznych za pomocą mieszanej sygnałowo magistrali testującej

Borkowska, M.

Artykuł - szczegóły

Tytuł artykułu

Diagnozowanie anologowych układów elektronicznych za pomocą mieszanej sygnałowo magistrali testującej

Autorzy

Borkowska M.

Identyfikatory

Warianty tytułu

Diagnosis of analog electronic circuits by means of the mixed-signal test bus

Języki publikacji

Abstrakty

Publikacja przedstawia wyniki naukowych badań metod diagnozowania mikroelektronicznych układów analogowych przy zastosowaniu mieszanej sygnałowe magistrali testującej. Projekt był przedmiotem grantu promotorskiego nr 8T10C 02 17. Wyniki zostały przedstawione w postaci rozprawy doktorskiej na Politechnice Gdańskiej. Promotorem pracy doktorskiej był prof. Romuald Zielonko. Rozprawa wraz z załącznikami zawierającymi dokumentację pracy jest dostępna w Bibliotece Technicznej PIE.

The publication presents the results of the scientific investigations of the methods of the diagnosis of the analog microelectronics circuits with application of the mixed signal test bus. The project was supported by Polish Committee of Scientific Research (tutorial grant No 8T10C 02 17). The results of the project were presented as the dissertation on the Gdansk University of Technology. The tutor of the dissertation was professor Romuald Zielonko. The dissertation and enclosures, which contain documentation of the project, are accessible in Technical Library of the Industrial Institute of Electronics.

Słowa kluczowe

analogowe układy elektroniczne mieszana sygnałowo magistrala testująca mikroelektronika

analog microelectronic circuits mixed signal test bus diagnosis

Wydawca

Przemysłowy Instytut Elektroniki

Czasopismo

Prace Przemysłowego Instytutu Elektroniki

Rocznik

2005

Tom

nr 151

Strony

3--118

Opis fizyczny

Bibliogr. 103 poz., rys., tab., wykr.

Twórcy

autor

Borkowska M.

Przemysłowy Instytut Elektroniki

Bibliografia

1. Borkowska M., Gonera M.: Metodologia projektowania łatwo testowalnych układów analogowo-cyfrowych. VIII Krajowa Konferencja Metrologii. Warszawa 18-20.10.1995, ss. 45-51.
2. Borkowska M., Gonera M.: Development trends in design for testability of mixed signal systems. Proceedings of the XIV IMEKO World Congress. Tampere, Finland. 1-6 June 1997. Vol. IVA, ss. 280-285.
3. Gonera M.: Projektowanie łatwo testowalnych układów analogowych i analogowo-cyfrowych. Prace Przemysłowego Instytutu Elektroniki, nr 118. Warszawa, 1993, ss. 8-13.
4. Lubaszewski M., Renovell M.: A multi-mode stimuli generator for analogue and mixed-signal built-in self test. 4-th International Mixed-Signal Testing Workshop. Haga, 8-11 lipiec 1998, pp. 100-106.
5. Gonera M.: Moduły wewnętrzne ułatwiające testowanie układów analogowo-cyfrowych. VI Konferencja Naukowa Technologia Elektronowa ELTE’97. Krynica, 6-9.05.1997.
6. Xu F., Jorczyk U.: Build-in Self-Test of Mixed-Signal Circuits on MCMs. 4th International Mixed-Signal Testing Workshop. Haga, 8-11.06.1998, ss. 83-87.
7. IEEE Standard Test Access Port and Boundary-Seem Architecture. IEEE Std 1149.1-1990.
8. IEEE Standard for a Mixed-Signal Test Bus. IEEE Std 1149.4-1999.
9. Toczek · W.: Kierunki rozwojowe testowania i diagnostyki analogowych układów elektronicznych. Krajowy Kongres Metrologii. Gdańsk, wrzesień 1998, t. 5, ss. 97-106.
10. Thomas D. E., Adams J. K., Schmit H.: A Model and Methodology for Hardware-Software Codesign. IEEE Design & Test of Computers, September 1993, pp. 6-15.
11. Fasang P.P.: Analog/Digital ASIC Design for Testability. IEEE Transactions on Industrial Electronics. Vol. 36, nr 2, maj, 1989.
12. Hlawiczka A. i inni: Łatwo testowalne układy i pakiety cyfrowe. Projektowanie i testowanie. WNT, Warszawa 1993.
13. Arabi K., Kaminska B.: Design and Realisation of an Accurate Built-In Current Sensor for On-Line Power Dissipation Measurement and IDDQ Testing. Proceedings International Test Conference. 1997, ss. 578-586.
14. Tabatabaei S., Ivanov A.: Build-in current sensor for testing analog circuit blocs. Proceedings of the 16th IEEE Instrumentation and Measurement Technology Conference, IMTC/99. Wenecja, maj, 1999. Vol. 3, pp. 1403-1408.
15. Rayane, J. Velasco-Medina, M. Nicoladis: A one-bit-signature for embedded operational amplifiers in mixed-signal circuits based on the slew-rate detection. Proceedings of the Conference "Design, Automation and Test in Europe DATE’99". Monachium, marzec, 1999, pp. 792-793.
16. Slamani M., Kaminska B.: T-BIST. A Bilt-In Self-Test for Analog Circuits based on Parameter Translation. Asian Test Symposium, 1993, ss. 172-177.
17. Ohletz M. J.: Hybrid Built-In Self-Test (HBIST) for Mixed Analog/Digital Integrated Circuits. European Test Conference, 1991, ss. 307-316.
18. Renovell M., Azais F., Y. Bertrand: The Multi-Configuration: A DFT Technique for Analog Circuits. Proceedings of the 14th VLSI Test Symposium, 1996, pp. 54-59.
19. Arabi K., Kaminska B.: Oscillation-Test Strategy for Analog and Mixed-Signal Integrated Circuits. 14-th VLSI Test Symposium, 1996, ss. 476-482.
20. Wong M.W.T.: On the Issues of Oscillation Test Methodology. Proceedings of the 16th IEEE Instrumentation and Measurement Technology Conference, IMTC/99. Wenecja, maj, 1999. Vol. 3, pp.1409-1414.
21. Kuźmicz W.: A static CMOS shift register for analogue multiplexers. Proceedings of the XX-th National Conference Circuit theory and Electronic Networks. Vol. 2/2, ss. 367-372.
22. Supplement to IEEE Std 1149.1: 1990 Standard Test Access Port and Boundary-Scan Architecture. IEEE Computer Society, 1995.
23. IEEE Std 1149.5-1995, Standard/or Module Test and Maintenance Bus (MTM-Bus). Protocol. IEEE Computer Society, 1996.
24. Machado da Silva J., Alves J.C., Silva Matos J.: Implementation and evaluation of mixed current/voltage testing using the IEEE P 1149.4 infrastructure. Colloquium on "Testing mixed signal circuits and systems". London.
25. Sunter S., Tada T.: BIST vs. ATE: which is better, for which IC test? International Test Conference, 1998, pp. 1145-1150.
26. Matsuzawa A., Hirayama K., Yoshizaki S.: Specification of Analog Boundary Test LSI (MNABST-1) version 2.2. Matsushita Electric Industrial Co. Ltd & Matsushita Electronics Corporation. Japan, October, 1996.
27. JTAG Analog Extension Test Chip Target Specification for the IEEE P1149.4 Working Group. Keith Lofstrom Integrated Circuits. 21 August 1996.
28. Borkowska M., Gliński K., Gonera M., Mańkowska M., Wach A.K.: Performance Characteristics of Analog Boundary Modules Implemented in Mixed-Signal Test-Bus. Proceedings of the Conference "Design, Automation and Test in Europe DATE’98". Paryż, 23-26.02.1998, Designer Track ss. 109-115.
29. Borkowska M., Gliński K., Gonera M., Mańkowska M., Wach A.K.: Investigations of Mixed-Signal Boundary Scan in CMOS LSI Test-Chip. XX Krajowa Konferencja ,Teoria Obwodów i Układy Elektroniczne KKTOiUE’97". Kołobrzeg, 21-24.10.1997, t. 2/2, ss. 355-360.
30. Borkowska M., Zielonko R.: Diagnosis of the non-scan embedded analog clusters by means of the mixed-signal test bus. Proceedings of the XVI IMEKO World Congress. Wiedeń, 25-28.09.2000. Vol. VI, ss. 155-161.
31. Borkowska M., Gonera M.: Evaluation of Mixed-Signal Boundary-Scan Prototypes. Proceedings of the Mixed-Signal Testing Workshop. Haga, 9-11.06.1998, ss. 231-236.
32. Borkowska M., Zielonko R.: Analiza możliwości diagnostycznych mieszanej sygnałowo magistrali w zakresie układów analogowych. II Międzynarodowy Kongres Diagnostyki Technicznej DIAGNOSTYKA 2000, Warszawa 19-22.09.2000, tom 2, ss. 55-58.
33. Borkowska M., Gonera M.: Problemy implementacji magistrali diagnostycznej w systemach analogowo-cyfrowych. III Szkoła - Konferencja Metrologia Wspomagana Komputerowo MWK’97. Zegrze k/Warszawy, 19-22.05.1997, t. 3, ss. 209-214.
34. Liu Ruey-wen: Testing and Diagnosis of Analog Circuits and Systems. New York, Van Nostrand Reinhold, 1991.
35. Zielonko R., Królikowski A.: Metody pomiarowo-diagnostyczne analogowych układów elektronicznych. WNT, 1988.
36. Bartosiński B., Zielonko R.: Fast method of testing frequency characteristics based on shape-designed signals. Measurement, vol. 7, nr 2, Apr-Jun 1989, pp 60-63.
37. Liu Ji-Gou, U. Fruehauf: Testability Improvements of Analogue Measuring Circuits. XIV IMEKO Congress, Tampere, June 1997, vol. IVa, pp. 1-6.
38. Thomas D.E., Adams J.K., Schmit H.: A Model and Methodology for Hardware-Software Codesign. IEEE Design & Test of Computers, September 1993, ss. 6-15.
39. Borkowska M., Zielonko R.: Measurement of analog signals by means of the IEEE Std 1149.4 mixed-signal test bus. 11-th IMEKO TC-4 Symposium on Trends in Electrical Measurement and Instrumentation. Lisbona, 13-14.09.2001. Vol. L1, ss. 204-207.
40. Borkowska M.: Kryterium ułatwionej testowalności w certyfikacji wyrobów elektronicznych. Krajowy Kongres Metrologii KKM 2001. Warszawa 24-27.06.2001, t. III, ss. 735-738.
41. Sunter S.: The P1149.4 Mixed Signal Test Bus: Costs end Benefits. International Test Conference, 1995, pp. 444-448.
42. Fruehauf U., Liu Ji-Gou: On the evaluation and analysis of the testability of analogue circuits in measuring systems. Proc. of the 8th IMEKO TC-4 Symposium, Budapest, September 1996, pp. 210-213.
43. Chua L.O., Lin P.M.: Komputerowa analiza układów elektronicznych. Algorytmy i metody obliczeniowe. WNT, Warszawa, 1981.
44. Parker K.P, McDermid J.E, Oresjo S.: Structure and Metrology for an Analog Testability Bus: Proceedings of the International Test Conference, Baltimore, 1993, pp. 309-322.
45. McDermid J.E: Limited access testing. Instrumentation and Methods. Proceedings of the International Test-Conference, 1998, Washington, pp. 388- 395.
46. Martens G., Dyck J.: Fault identification in electronic circuit with the aid of bilinear transformation. IEEE Trans. On Reliability, No 2, May 1972, pp. 99-104
47. Czaja Z.: The parametric fault detection algorithm in electronic circuits based on bilinear transformation. IMEKO TC-1 0, Wrocław, 22-24 września 1999, pp. 106-111.
48. Czaja Z., Zielonko R.: Metoda diagnostyki układów elektronicznych bazująca na przekształceniu biliniowym w przestrzeniach 3D i 4D. II International Congress of Technical Diagnostics. Warszawa, 19-22 września, 2000 (CD-ROM).
49. Kac U., Novak F., Srecko M., Zarnik M. : Alternative Test Metods Using IEEE 1149.4. Proc. Design, Automation and Test in Europe Conference DATE2000, Paris, March 27-30, 2000, pp. 463-467.
50. Toczek W., Zielonko R., Adamczyk A.: Verification method for fault diagnosis of nonlinear electronic circuits. Metrologia i Systemy Pomiarowe. T. IV, z. 3-4, 1997.
51. Badźmirowski K., Gliński K., Kulesza R., Wach A.K.: System komputerowo wspomaganego diagnozowania profesjonalnych urządzeń elektronicznych. Kongres Diagnostyki Technicznej. Gdańsk, 17-20 września 1996, t. II, ss. 25-30.
52. Jóźwiak J., Podgórski J.: Statystyka od podstaw. PWE. Warszawa, 2000.
53. Silvey S.D.: Wnioskowanie statystyczne. PWN. Warszawa, 1978.
54. Borkowska M., Gonera M.: Diagnostyka makrobloków analogowych za pomocą magistrali IEEE Std P 1149.4. Krajowy Kongres Metrologii KKM’98. Gdańsk, 15-18.09.1998, t. 5, ss. 17-24.
55. Borkowska M.: Methodology for Investigations of Mixed-Signal Circuits Equipped with Dedicated Test Bus. XXI Krajowa Konferencja "Teoria Obwodów i Układy Elektroniczne KKTOiUE’98". Kiekrz, 22-24.10.1998, ss. 249-254.
56. Borkowska M., Gonera M.: Investigations of Mixed-Signal Circuits Equipped with Innovative Test Bus. Conference Proceedings of the IMTC/99. Wenecja, 24-26.05.1999, t. 3, ss. 1553-1558.
57. Borkowska M., Gonera M.: Diagnostics of Analog Macros with Application of Mixed-Signal Test Bus. XV IMEKO World Congress. Osaka, Japan. 13-18.06.1999, ss. T.8, pp. 7-13.
58. Borkowska M., Gliński K., Genera M., Mańkowska M., Wach A.K.: Diagnostics of MCM Model Comprising Mixed-Signal Test Bus. Proceedings of the Conference "Design, Automation and Test in Europe DATE’99". Monachium 9-12.03.1999, Designer Track, pp. 257-262.
59. Borkowska M.: Metody testowania wbudowanych układów analogowych za pomocą mieszanej sygnałowo magistrali IEEE Std 1149.4. Krajowy Kongres Metrologii K.KM 2001. Warszawa 24-27.06.2001, t. 1, ss. 185-188.
60. Adamczyk A., Zielonko R.: "BIST oriented method for fault diagnosis of analogue and mixed signal circuits", Metrologia i Systemy Pomiarowe, Vol. 7, No. 1/2000, s. 3-11.
61. Adamczyk A.: "Taxonomical build-in fault detector for nonlinear analog circuits with digital testing bus", In proceedings of the TC-10 IMEKO Conference 1999, 22-24 September 1999, Wrocław, Poland, pp. 68-73.
62. Alippi C., Catelani M., Fort A.: "Soft fault diagnosis in analog electronic circuits: sensitivity analysis by randomized algorithms", In proceedings of the IEEE Instrumentation and Measurement, Technology Conference, Budapest, Vol. 3, Hungary, May 21-23, 2001, pp. 1592-1596.
63. Arabi K., Kaminska B.: "Testing analog and mixed-signal integrated circuits using oscilation-test method", IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Vol. 16, No. 7, July 1997, pp. 745-753.
64. Badźmirowski K., Gonera M., Kern J.: Diagnosis of Digital/Analogue Measurement System with Application of Test Bus and Distributed Diagnostic Subsystem. Proceedings of the IEEE Instrumentation and Measurement Technology Conference. Minnesota, USA, 18-21.05.1998.
65. Badźmirowski K., Karkowska H., Karkowski Z.: Cyfrowe systemy pomiarowe. WNT, Warszawa, 1979.
66. Bartosiński B.: Kontroler cyfrowej magistrali testującej IEEE 1149.1. XII Krajowa Konferencja "Zastosowanie Mikroprocesorów w Automatyce i Pomiarach". Warszawa, październik, 2000, ss. 49-56.
67. Bell I.M., Camplin D.A., Taylor G.E., Bannister B. R. "Supply current testing of mixed analogue and digital ICs", Electronics Letters, Vol. 27, No. 17, August 1991, pp. 1581-1583.
68. Bell I.M., Spinks S.J., Machado da Silva J.: "Supply current test of analogue and mixed signal circuits", In proceedings: Circuits, Devices & Systems, Vol. 143, No. 6, December 1996, pp. 399-407.
69. Betta G., Pietrosanto A.: "Instrument fault detection and isolation: state of the art and new research trends", IEEE Transactions on Instrumentation and Measurement, Vol. 49, No. 1, February 2000.
70. Borkowska M., Gonera M.: Diagnostyka uszkodzeń w systemach analogowo-cyfrowych. Prace Przemysłowego Instytutu Elektroniki, Warszawa, 2001, z. 146, ss. 257-260.
71. Buckroyd A.: "In-circuit testing", Butterworth-Heinemann Ltd., 1994.
72. Catelani M., Fedi G., Giraldi S., Luchetta A., Manetti S., Piccirilli M.C.: "A fully automated measurement systems for the fault diagnosis of analog electronic circuits", In proceedings of the IMEKO’97, Finland, June 1997.
73. Czaja Z., Robotycki A.: "Diagnosis of linear electronic systems using neural network and bilinear transformation", In proceedings of the 10-th International Symposium on Development in Digital Measuring Instrumentation ISDDMI’98, Vol. 2, Italy. Neapol. 1998, pp. 779-782.
74. Czaja Z., Zielonko R.: "Implementacja w sieci neuronowej metody diagnostycznej bazującej na przekształceniu biliniowym i pomiarach dwóch funkcji układowych", Mat. Konf. MWK’2001, V Szkoła - Konferencja Metrologia Wspomagana Komputerowo, Tom 2, Rynia k/Warszawy 21-24 maj 2001, s. 323-328.
75. Czaja Z., Zielonko R.: "Metoda diagnostyki uszkodzeń wielokrotnych układów liniowych bazująca na pomiarach kilku funkcji układowych", Mat. Konf. KKM’2001, Krajowy Kongres Metrologii, Warszawa 24-27 czerwca 2001.
76. Czaja Z., Zielonko R.: "New methods of fault diagnosis in electronic circuits based on bilinear transformation in multidimensional spaces", Metrology and Measurement Systems, Quarterly, No. 3/2001, Warszawa, Wydawnictwo PWN 2001.
77. Czaja Z.: "Analiza dokładności części przedtestowej algorytmu lokalizacji uszkodzeń bazującego na przekształceniu biliniowym", Mat. Konf. XXXII Międzyuczelniana Konferencja Metrologów, Tom 2, Rzeszów-Jawor, 11-15 września 2000, s. 239-244.
78. Czaja Z.: "The fault location algorithm based on two circuit functions", In proceedings XVI IMEKO World Congress. IMEKO 2000, Vol. 6, Vienna, Austria, 25-28 September 2000, pp. 27-32.
79. Czaja Z.: "The parametric fault detection algorithm in electronic circuits based on bilinear transformation", Pr. Nauk. Inst. Górn. P. Wroc. 1999 nr 86, Konferencje 24, Oficyna Wydawnicza Politechniki Wrocławskiej, pp. 106-111.
80. Dutta Roy S.C., Malik K.K.: "Active RC realisation of a 3rd - order lowpass butterworth characteristic", Electronics Letters, Vol. 8, No. 26, December 1972, pp. 630-631.
81. Dyer S. A., Dyer J. S.: "The bilinear transformation", IEEE Instrumentation & Measurement Magazie, Vol. 3, No. 1, March 2000, pp. 30-34.
82. Filipkowski A.: "Układy elektroniczne analogowe i cyfrowe", Wydanie trzecie całkowicie zmienione, Warszawa, Wydawnictwo WNT 1993.
83. Hewlett Packard: "HP 4192A LF impedance analyzer. Operation and service manual", Japan 1990.
84. Hoja J.: "Metoda diagnostyki liniowych układów elektronicznych wykorzystująca przekształcenie homograficzne", Mat. Konf. XI Międzyuczelniana Narada Metrologów, Gdańsk-Gdynia 1976, ss. 59-62.
85. Kamińska B.: New and Old Challenges for Mixed-Signal Design and Test Automation. Second International Workshop on Design and Diagnostics of Electronic Circuits and Systems. Szczyrk, wrzesień, 1998, pp. 69-72.
86. Kern J.: Sprawdzanie sterowników portu testowego w układach scalonych z brzegową ścieżką testującą. X Krajowa Konferencja "Zastosowanie Mikroprocesorów w Automatyce i Pomiarach. Warszawa, paździemik, 1996, ss. 65-73.
87. Kern J.: System testowania układów z portem testowym. Prace Przemysłowego Instytutu Elektroniki, Warszawa, 2001, z. 146, ss. 234-238.
88. Kołodziejski J.: Problemy projektowania łatwo testowalnych układów scalonych. Prace Instytutu Technologii Elektronowej. PWN. 1985, z. 3, ss. 1-69.
89. Kristof A.: The JTAG/IEEE 1149.1 Compatible Tester Based on a Single-Chip Microcontroller. Second International Workshop on Design and Diagnostics of Electronic Circuits and Systems. Szczyrk, wrzesień, 1998, pp. 103-108.
90. Królikowski A., Zielonko R., Tlaga W.: "New diagnostic methods for analogue electronic circuits and systems based on input-output measurements", Measurement, 1984, Vol. 2. No. 4, pp. 175-179.
91. Lindermeir W.M., Vogels T.J., Graeb H.E.: "Analog test with 100 measurements for the detection of parametric and catastrophic faults", In proceedings of Design, Automation and Test in Europe, 1998, Los Alamitos, CA, USA, pp. 822-827.
92. Marosvolgyi A., Tietze P., Wenzel T.: Flying Probe and Boundary Scan Testers Unite. Test & Measurement Europe, nr 8-9, 1999, pp. 29-32.
93. Matos J.S., Pinto F.S., Fereira J.M.M.: A Boundary Scan Test Controller for Hierarchical BIST. Proceedings of the International Test Conference. Washington, 1992.
94. Osseiran A.: Analog and Mixed-Signal Boundary Scan. Kluwer Academic Publishers, Boston, 1999.
95. Product Catalog & Application Manual IEEE 1149.1 Solutions. Goepel Electronic Gmbh - the Boundary Scan Company. Listopad, 1996.
96. Thatcher C.W., Tulloss R.E.: Towards a Test Standard for Board and System Level Mixed-Signal Interconnections. Proceedings of the International Test Conference. Washington, 1993.
97. Velasco-Medina J.: Techniques de BIST pour test analogique et mixte. Rozprawa doktorska: L’Institut National Polytechnique de Grenoble. TIMA/INPG. 1999.
98. Wenzel T.: Boundary scan identifies exactly what’s faulty. Test & Measurement Europe, nr 10-11, 2001, pp. 4-12.
99. Wenzel T.: Extended technical documentation for the Boundary Scan Test equipment made by Goepel electronic. GOEPEL Electronic GbmH. Niemcy, 1996.
100. Whetsel L.: An IEEE 1149.1 Based Test Access Architecture For ICs With Embeded Cores. Proceedings of the International Test Conference. Washington, 1997.
101. Winiecki W.: "Organizacja komputerowych systemów pomiarowych", Warszawa, Oficyna Wydawnicza Politechniki Warszawskiej 1997.
102. Zielonko R., Bartosiński B., Hoja J., Lentka G., Rydzkowski W., Toczek W.: System pomiarowo-diagnostyczny nowej generacji do testowania pakietów elektronicznych z biblioteką analitycznych metod diagnostycznych. Krajowy Kongres Metrologii. Gdańsk, wrzesień, 1998, t. 5, pp. 123-132.
103. Burns M., Roberts G.: Introduction to Mixed-Signal IC Test and Measurement. Oxford University Press. 2001.

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-PWA3-0025-0025